《數字電子技術基礎》為江蘇省立項建設精品教材。《數字電子技術基礎》共11章，內容包括：邏輯代數基礎、數字集成門電路、組合邏輯電路、觸發器、時序邏輯電路、脈沖波形產生與變換電路、數／模和模／數轉換器、半導體存儲器、可編程邏輯器件、數字系統設計基礎、數字電路測試與可測試性設計。《數字電子技術基礎》適應現代電子技術的發展，引入當前我國高等學校工科電子技術課程教學內容與課程體系改革研究成果，根據國家教委頒布的電子技術課程教學基本要求，正確處理基礎理論與實際應用之間的關系，精簡部分中小規模數字電路教學內容，適度增加vHDI.語言、數字系統設計、數字電路測試與可測試性設計等新技術與新方法。
《數字電子技術基礎》可作為高等學校電氣信息類專業（包括自動化、電氣工程及其自動化、測控技術與儀器、探測制導與控制技術、生物醫學工程等）教材，也可供其他專業選用和相關工程技術人員閱讀參考。
電子技術與計算機技術的飛速發展，使得電子產品的更新周期曰益縮短、新產品開發速度加快，引起數字電子系統設計思想、方法、工具及所用器件的巨大變化，主要體現在數字電子系統實現方式和設計手段兩個方面。數字電路設計正進入高度集成化的片上系統時代，電子設計自動化技術和可編程邏輯器件在電路設計中的應用越加廣泛，而傳統的數字電路設計方法將逐步淡出。因此，數字電子技術課程中應精簡中小規模集成電路應用和傳統的技巧性設計方法，突出數字電子系統設計方法和自動化設計技術。
數字電子技術課程是自動化、電氣工程及其自動化、測控技術與儀器、電子信息工程等專業十分重要的一門技術基礎課程。通過該課程的學習，使學生獲得數字電子技術方面的基本知識、基本理論和基本技能，為深入學習數字電子技術及其在專業中的應用打下基礎。
本書為江蘇省立項建設精品教材，也是南京航空航天大學江蘇省精品課程“數字電路與系統設計”配套教學用書。我們力爭實現教學內容和課程體系的整體優化，力求教材的系統性、科學性、基礎性和前瞻性。做到語言精練，重點突出，可讀性好。在教材內容組織上，主要特點有：①在保證數字電子技術基礎內容的同時，為適應數字電子技術的發展，拓展新知識，引入VHDL語言、數字系統概念和數字電路測試技術；②精簡中小規模集成電路，突出CMOS集成電路、大規模集成電路與可編程器件的原理及應用；③淡化集成器件內部電路，注重理論聯系實際，突出實際應用；④精簡傳統設計方法，淡化手工設計技巧，突出電子設計自動化技術和現代數字系統設計方法。
王友仁，博士，教授，博士生導師，教學名師，英國曼徹斯特大學高級訪問學者。
1987年至今在南京航空航天大學自動化學院工作，先后主講模擬電子技術、數字電子技術、DSP技術應用、測控技術中的智能算法等7門課程。主編與參編國家級規劃教材2部和省部級規劃教材3部。主持省部級教學改革研究課題4項，發表教學研究文章10多篇，獲得國家級教學成果二等獎2項、江蘇省教學成果特等獎與一等獎等3項，是“數字電路與系統設計”江蘇省精品課程負責人，為“電子線路”國家精品課程主講教師。先后指導培養博士研究生11名、碩士研究生60名和留學生1名。
目前從事儀器科學與技術領域的科研工作，近幾年主持國家自然科學基金項目、航空科學基金項目、企業合作開發課題等10多項.在國際期刊與國內重要期刊上發表學術論文100余篇，其中SCI收錄4篇，EI收錄30余篇。申報（含授權）國家發明專利10項，獲批計算機軟件著作權1項。獲得江蘇省科技進步三等獎等3項。
陳則王，副教授，碩士生導師。1995年畢業于哈爾濱理工大學電機專業，2007年7月獲國家留學基金委資助赴澳大利亞斯文本工業大學進修，長期從事電子電路與計算機測控技術的教學與科研工作。先后承擔國家自然科學基金、航空科學基金等科研項目多項，在國內外學術期刊上發表論文10多篇，獲得國家級教學成果二等獎、江蘇省教學成果一等獎各1項，是“數字電路與系統設計”江蘇省精品課程主講教師。
前言
本書主要符號說明
第1章 邏輯代數基礎
1.1 概述
1.2 數制與碼制
1.2.1 幾種常用的計數制
1.2.2 數制間的相互轉換
1.2.3 二進制算術運算
1.2.4 幾種常用的編碼制
思考題
1.3 基本邏輯運算
1.3.1 基本邏輯運算
1.3.2 常用復合邏輯運算
思考題
1.4 邏輯代數的基本定理及常用公式
1.4.1 邏輯代數的基本定律
1.4.2 邏輯代數中的基本規則
1.4.3 邏輯代數中的幾個常用公式
思考題
1.5 邏輯函數及其表示方法
1.5.1 邏輯函數的定義
1.5.2 邏輯函數常用的表示方法
1.5.3 邏輯函數的卡諾圖
思考題
1.6 邏輯函數的化簡
1.6.1 化簡的意義
1.6.2 代數化簡法
1.6.3 卡諾圖化簡法
1.6.4 具有無關項的邏輯函數化簡
思考題
本章小結
習題1
第2章 數字集成門電路
2.1 概述
2.2 MOS集成門電路
2.2.1 MOS管的開關特性
2.2.2 CMOS反相器
2.2.3 其他類型CMOS門電路
2.2.4 NMOS門電路
思考題
2.3 TTL集成門電路
2.3.1 雙極型三極管的開關特性
2.3.2 TTL反相器
2.3.3 其他類型TTL門電路
思考題
2.4 集成門電路使用中的幾個實際問題
2.4.1 集成門電路的使用
2.4.2 CMOS門電路與TTL門電路的接口
本章小結
習題2
第3章 組合邏輯電路
3.1 概述
思考題
3.2 組合邏輯電路分析
思考題
3.3 組合邏輯電路設計
3.3.1 不含有約束項的組合邏輯電路設計
3.3.2 含有約束項的組合邏輯電路設計
思考題
3.4 典型中規模組合邏輯集成電路
3.4.1 編碼器和譯碼器
3.4.2 數據選擇器和數據分配器
3.4.3 加法器
3.4.4 數值比較器
思考題
3.5 組合邏輯電路中的競爭與冒險
3.5.1 產生競爭與冒險的原因
3.5.2 競爭冒險現象的判別
3.5.3 競爭冒險現象的消除方法
思考題
本章小結
習題3
第4章 觸發器
4.1 概述
4.2 基本RS觸發器
4.2.1 基本RS觸發器電路結構及工作原理
4.2.2 觸發器功能的描述方法
4.2.3 典型集成基本RS觸發器74LS279
思考題
4.3 同步觸發器
4.3.1 同步RS觸發器
4.3.2 同步D觸發器
4.3.3 同步JK觸發器
4.3.4 典型集成同步觸發器74LS375
思考題
4.4 主從觸發器
4.4.1 主從RS觸發器
4.4.2 主從JK觸發器
4.4.3 典型集成主從觸發器SN7476
思考題
4.5 邊沿觸發器
4.5.1 利用門電路傳輸延遲時間的邊沿觸發器
4.5.2 維持阻塞結構的邊沿觸發器
4.5.3 由CMOS傳輸門構成的邊沿觸發器
4.5.4 典型邊沿觸發的集成觸發器74LS74
思考題
4.6 觸發器的邏輯功能分類及相互轉換
4.6.1 觸發器的邏輯功能分類
4.6.2 不同類型觸發器之間的轉換
思考題
4.7 觸發器的動態特性
4.7.1 基本RS觸發器的動態特性
4.7.2 同步觸發器的動態特性
4.7.3 主從觸發器的動態特性
4.7.4 邊沿觸發器的動態特性
思考題
本章小結
習題4
第5章 時序邏輯電路
5.1 概述
思考題
5.2 時序邏輯電路分析
5.2.1 同步時序邏輯電路分析方法
5.2.2 時序邏輯電路分析方法及描述工具
5.2.3 時序邏輯電路分析過程中的常見問題
思考題
5.3 時序邏輯電路設計
5.3.1 同步時序邏輯電路設計方法
5.3.2 時序邏輯電路設計過程中的常見
問題
思考題
5.4 典型中規模時序邏輯集成電路
5.4.1 寄存器和移位寄存器
5.4.2 計數器
思考題
本章小結
習題5
第6章 脈沖波形產生與變換電路
6.1 概述
6.2 單穩態觸發器
6.2.1 由門電路組成的單穩態觸發器
6.2.2 集成單穩態觸發器
6.2.3 單穩態觸發器的應用
思考題
6.3 施密特觸發器
6.3.1 由CMOS門電路組成的施密特觸發器
6.3.2 集成施密特觸發器
6.3.3 施密特觸發器的應用
思考題
6.4 多諧振蕩器
6.4.1 由CMOS門電路組成的多諧振蕩器
6.4.2 由施密特觸發器組成的多諧振蕩器
6.4.3 石英晶體多諧振蕩器
思考題
6.5 555集成定時器及應用
6.5.1 555集成定時器的組成與功能
6.5.2 555集成定時器的應用
思考題
本章小結
習題6
第7章數／模和模／數轉換器.
7.1 概述
7.2 D／A轉換器
7.2.1 D／A轉換器工作原理
7.2.2 權電阻網絡D／A轉換器.
7.2.3 倒T形電阻網絡D／A轉換器
7.2.4 權電流型D／A轉換器
7.2.5 具有雙極性輸出的D／A轉換器
7.2.6 D／A轉換器的主要技術參數
7.2.7 典型集成D／A轉換器
思考題
7.3 A／D轉換器
7.3.1 A／D轉換器工作原理
7.3.2 并聯比較型A／D轉換器
7.3.3 逐次漸近型A／D轉換器
7.3.4 雙積分型A／D轉換器
7.3.5 A／D轉換器
7.3.6 A／D轉換器的主要技術參數
7.3.7 典型集成A／D轉換器
思考題
本章小結
習題7
第8章 半導體存儲器
8.1 概述
思考題
8.2 只讀存儲器
8.2.1 只讀存儲器的基本結構和工作原理
8.2.2 掩膜只讀存儲器
8.2.3 可編程只讀存儲器
8.2.4 可擦除的可編程只讀存儲器
8.2.5 用只讀存儲器實現組合邏輯函數
思考題
8.3 隨機存儲器
8.3.1 隨機存儲器的基本結構和工作原理
8.3.2 靜態隨機存儲器
8.3.3 動態隨機存儲器
8.3.4 RAM容量的擴展
思考題
8.4 順序存儲器
8.4.1 順序存儲器的結構和工作原理
8.4.2 動態移存器和FIF0型順序
存儲器
思考題
本章小結
習題8
第9章可編程邏輯器件
9.1 概述
思考題
9.2 PLA與PAL
9.2.1 可編程邏輯器件的基本結構
9.2.2 可編程邏輯陣列(PLA)
9.2.3 可編程陣列邏輯(PAL)
思考題
9.3 通用陣列邏輯(GAL)
9.3.1 GAL的基本結構
9.3.2 輸出邏輯宏單元(OLMC)
9.3.3 GAL器件的編程位地址和結構控制字
思考題
9.4 復雜可編程邏輯器件(CPLD)
9.4.1 CPLD的結構
9.4.2 CPLD在系統可編程技術
思考題
9.5 現場可編程門陣列(FPGA)
9.5.1 FPGA實現邏輯功能的基本原理
9.5.2 FPGA的結構
9.5.3 FPGA內嵌功能單元
9.5.4 FPGA器件的配置
思考題.
9.6 可編程邏輯器件的開發應用
9.6.1 可編程邏輯器件的設計過程與設計原則
9.6.2 應用設計舉例
本章小結
習題9
第10章 數字系統設計基礎
10.1 數字系統基本結構
10.2 數字系統設計方法
10.2.1 數字系統設計方法分類
10.2.2 算法狀態機(ASM)
10.2.3 寄存器傳輸語言(RRL)
思考題
10.3 數字系統設計舉例
10.3.1 數字邏輯功能電路的VHDL建模
10.3.2 數字密碼鎖系統設計
10.3.3 數字頻率計系統設計
思考題
本章小結
習題10
第11章 數字電路測試與可測試性設計
11.1 數字電路測試基本概念
11.1.1 故障和故障模型
11.1.2 故障測試集
11.1.3 測試碼生成
思考題
11.2 組合電路測試
11.2.1 敏化路徑法
11.2.2 布爾差分法
思考題
11.3 時序電路測試
思考題
11.4 數字系統可測性設計
11.4.1 可控性和可觀性
11.4.2 掃描設計法
11.4.3 內建自測試
11.4.4 SOC系統可測性設計
思考題
本章小結
習題11
附錄
附錄A VHDL硬件描述語言基礎
A.1 VHDL語言基本結構
A.2 VHDL語言基本元素
A.3 VHDL語言描述語句
A.4 VHDL語言描述方式
附錄B QuartusⅡ開發軟件簡介
參考文獻
1.半導體存儲器的特點
半導體存儲器是數字系統的核心部件之一，用以保存系統工作所需的程序和數據（通稱為信息），這些信息以二進制的形式表示。半導體存儲器具有集成度高、速度快、存儲密度大、體積小、可靠性高、價格低、外圍電路簡單、易于批量生產等優點，已在數字系統中得到廣泛應用，且重要性還在進一步提高。
半導體存儲器由眾多的存儲單元按矩陣形式排列而成，信息的每一位二進制數保存在半導體存儲器的一個存儲單元中。存儲單元常常按一定數目進行編組，每次讀／寫操作對一組存儲單元中保存的數據同時進行，這個組稱為字，一個字中所含的二進制數據的位數稱為字長，表示這個字有多少位。為了區別各個不同的字，給每個字賦予了一個編號，稱為地址。
由于半導體存儲器具有高集成度、大存儲密度的特性，一般一個存儲器芯片中存儲單元數目很多，但引腳數卻很有限，所以，半導體存儲器在結構上不可能像寄存器那樣將每個存儲單元的輸入和輸出直接引出，而是分時、分塊復用，每次操作只對一個字進行，只有被輸入地址碼指定的那些存儲單元才與輸入／輸出引腳接通，將該單元的數據讀出或將數據寫入該單元，因此，半導體存儲器芯片所需的數據輸入／輸出引腳數應該與數據的字長相等。
新書資訊