本書主要介紹廣泛存在的各種輻射及其對電子設備和系統的影響，涵蓋了造成ULSI器件出錯和失效的多種輻射，包括電子、α射線、介子、γ射線、中子和重離子，從物理角度建模，以確定使用何種數學方法來分析輻射效應。本書對多種降低軟錯誤影響的預測、檢測、表征和緩解技術進行了分析和討論。作者還展示了如何對在凝聚態物質中復雜的輻射效應進行建模，以量化和減少其影響，并解釋了在環境輻射中包括服務器和路由器在內的電子系統是如何失效的。
Eishi H. Ibe博士1985年在日本大阪大學核工程系獲得博士學位。他的專長較廣，包括：基本粒子和宇宙射線物理學，核/中子物理，半導體物理，數學和計算技術，離子注入/混合和加速器技術，電化學處理，數據庫，BS/螺旋鉆/掃描電子顯微鏡/激光束微分析等。他撰寫了90多篇國際技術論文和報告，其中有22篇文章對輻射效應的研究作出了巨大貢獻。基于Eishi H. Ibe博士對存儲設備中的軟錯誤分析的卓越貢獻，2008年他被推選為IEEE院士。
畢津順，博士，中科院微電子研究所硅器件與集成技術研究室副研究員，研究方向為半導體器件和集成電路輻照效應和抗輻射加固技術。
目 錄
第1章 簡介
1.1 地球環境次級粒子的基本知識
1.2 CMOS半導體器件和系統
1.3 兩種主要的故障模式：電荷收集與雙極放大
1.4 電子系統中故障條件下的四種架構：故障-錯誤-危害-失效
1.5 軟錯誤研究的歷史背景
1.6 本書的一般范圍
參考文獻
第2章 地球環境輻射場
2.1 一般性輻射來源
2.2 選擇地球環境高能粒子的背景知識
2.3 航空高度的粒子能譜
2.4 地球環境的放射性同位素
2.5 本章小結
參考文獻
第3章 輻射效應基礎
3.1 輻射效應介紹
3.2 截面定義
3.3 光子引起的輻射效應（γ和X射線）
3.4 電子引起的輻射效應（β射線）
3.5 μ介子引起的輻射效應
3.6 質子引起的輻射效應
3.7 α粒子引起的輻射效應
3.8 低能中子引起的輻射效應
3.9 高能中子引起的輻射效應
3.10 重離子引起的輻射效應
3.11 本章小結
參考文獻
第4章 電子器件和系統基礎
4.1 電子元器件基礎
4.1.1 DRAM（動態隨機存取存儲器）
4.1.2 CMOS反相器
4.1.3 SRAM（靜態隨機存取存儲器）
4.1.4 浮柵存儲器（閃存）
4.1.5 時序邏輯器件
4.1.6 組合邏輯器件
4.2 電子系統基礎
4.2.1 FPGA（現場可編程門陣列）
4.2.2 處理器
4.3 本章小結
參考文獻
第5章 單粒子效應輻照測試方法
5.1 場測試
5.2 α射線SEE測試
5.3 重離子輻照測試
5.4 質子束測試
5.5 高能μ介子測試方法
5.6 熱/冷中子測試方法
5.7 高能中子測試
5.7.1 使用放射性同位素的中能中子源
5.7.2 單色的中子測試
5.7.3 類似單色的中子測試
5.7.4 散裂中子測試
5.7.5 中子能量和通量的衰減
5.8 測試條件以及注意事項
5.8.1 存儲器
5.8.2 電路
5.9 本章小結
參考文獻
第6章 集成器件級仿真技術
6.1 多尺度多物理軟錯誤分析系統概述
6.2 相對二次碰撞和核反應模型
6.2.1 一個粒子能量譜的能量刻度設置
6.2.2 相對次級碰撞模型
6.2.3 ALS(絕對實驗系統)和ALLS（聯合實驗系統)
6.3 高能中子和質子的核內級聯（INC）模型
6.3.1 核子與靶向核子的穿透過程
6.3.2 靶核中兩個核之間二次碰撞概率的計算
6.3.3 核子-核子碰撞條件的確定
6.4 高能中子和質子蒸發模型
6.5 用于逆反應截面的廣義蒸發模型（GEM）
6.6 中子俘獲反應模型
6.7 自動器件建模
6.8 設置部件內部核裂變反應點的隨機位置
6.9 離子追蹤算法
6.10 錯誤模式模型
6.11 翻轉截面的計算
6.12 在SRAM的22 nm設計規則下軟錯誤的縮放效應預測
6.13 半導體器件中重元素核裂變效應影響的評估
6.14 故障上限仿真模型
6.15 故障上限仿真結果
6.15.1 電子
6.15.2 μ介子
6.15.3 質子的直接電離
6.15.4 質子裂變
6.15.5 低能中子
6.15.6 高能中子裂變
6.15.7 次級宇宙射線的對照
6.16 SOC的上限仿真方法
6.17 本章小結
參考文獻
第7章 故障、錯誤和失效的預測、檢測與分類技術
7.1 現場故障概述
7.2 預測和評估SEE引起的故障條件
7.2.1 襯底/阱/器件級
7.2.2 電路級
7.2.3 芯片/處理器級
7.2.4 PCB板級
7.2.5 操作系統級
7.2.6 應用級
7.3 原位檢測SEE引起的故障條件
7.3.1 襯底/阱級
7.3.2 器件級
7.3.3 電路級
7.3.4 芯片/處理器級
7.3.5 PCB板/操作系統/應用級
7.4 故障條件分類
7.4.1 故障分類
7.4.2 時域中的錯誤分類
7.4.3 拓撲空間域中的存儲器MCU分類技術
7.4.4 時序邏輯器件中的錯誤分類
7.4.5 失效分類：芯片/板級的部分/全部輻照測試
7.5 每種架構中的故障模式
7.5.1 故障模式
7.5.2 錯誤模式
7.5.3 失效模式
7.6 本章小結
參考文獻
第8章 電子元件和系統的故障減緩技術
8.1 傳統的基于疊層的減緩技術及其局限性與優化
8.1.1 襯底/器件級
8.1.2 電路/芯片/處理器層
8.1.3 多核處理器
8.1.4 PCB板/操作系統/應用級
8.1.5 實時系統：機動車與航空電子
8.1.6 局限性與優化
8.2 超減緩技術面臨的挑戰
8.2.1 軟硬件協同工作
8.2.2 SEE響應波動下的失效減緩
8.2.3 跨層可靠性（CLR）/層間內建可靠性（LABIR）
8.2.4 癥狀驅動的系統容錯技術
8.2.5 比較針對系統失效的減緩策略
8.2.6 近期挑戰
8.3 本章小結
參考文獻
第9章 總結
9.1 總結甚大規模集成器件和電子系統的地球環境輻射效應
9.2 將來的方向與挑戰
附錄
英文縮略語對照表
新書資訊