《面向多核系統(tǒng)的可重構(gòu)計(jì)算研究》以集成可重構(gòu)器件的多核系統(tǒng)為基礎(chǔ)，提出面向多核系統(tǒng)的可重構(gòu)計(jì)算框架，并以此為支撐開展相關(guān)的研究，給出對(duì)應(yīng)的設(shè)計(jì)與驗(yàn)證分析。面向多核系統(tǒng)的可重構(gòu)計(jì)算，從可重構(gòu)器件片上面積管理與配置優(yōu)化、可重構(gòu)器件支持的軟硬件線程、可重構(gòu)多核處理器體系結(jié)構(gòu)、多核架構(gòu)上可重構(gòu)任務(wù)的系統(tǒng)支持、約束驅(qū)動(dòng)的可重構(gòu)加速核性能資源優(yōu)化、面向片上網(wǎng)絡(luò)的擴(kuò)展等方面進(jìn)行了研究與探索。多核系統(tǒng)中所集成的可重構(gòu)計(jì)算研究，通過可重構(gòu)配置來實(shí)現(xiàn)計(jì)算任務(wù)的靈活處理，并通過配置出的硬件來完成特定的計(jì)算任務(wù)，提高片上可重構(gòu)資源的利用效率，改善軟硬件資源的利用方式，擴(kuò)展了可重構(gòu)多核處理器結(jié)構(gòu)設(shè)計(jì)方法，改進(jìn)了可重構(gòu)任務(wù)的動(dòng)態(tài)管理效率，實(shí)現(xiàn)了性能和可重構(gòu)資源的平衡，探索了片上網(wǎng)絡(luò)多核系統(tǒng)中的資源利用，充分發(fā)揮了可重構(gòu)器件的靈活性和計(jì)算能力，從而提高多核系統(tǒng)的整體性能。
《面向多核系統(tǒng)的可重構(gòu)計(jì)算研究》可供從事計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、可重構(gòu)計(jì)算和多核計(jì)算研究的科研人員、教師、工程師參考。
半導(dǎo)體技術(shù)的進(jìn)步和應(yīng)用對(duì)計(jì)算能力的需求，持續(xù)推動(dòng)著計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展。當(dāng)前主流的多核處理器仍然是為通用計(jì)算任務(wù)設(shè)計(jì)，盡管單芯片上所集成的通用處理器核數(shù)量不斷增加，仍然難以滿足計(jì)算密集型的高性能計(jì)算需求。將定制的ASIC加速核集成到多核處理器上是解決某些特定應(yīng)用需求的方法，能夠滿足部分應(yīng)用所需的計(jì)算能力。但是由于ASIC加速核只能對(duì)特定應(yīng)用進(jìn)行加速，缺少足夠的靈活性。而可重構(gòu)器件具有定制化和可重配置的雙重優(yōu)勢(shì)，既可以獲得高于通用處理器核的計(jì)算性能，又可以通過重配置來獲得靈活性，同時(shí)可重構(gòu)器件在動(dòng)態(tài)局部重構(gòu)、多配置上下文結(jié)構(gòu)等方面的發(fā)展也為其帶來更高的擴(kuò)展性和實(shí)用性。
具有可重構(gòu)器件的處理器由通用處理器核與可重構(gòu)器件共同構(gòu)成。由于可重構(gòu)器件所帶來的靈活性和面向應(yīng)用的高性能，目前對(duì)可重構(gòu)計(jì)算，已經(jīng)以“單核十可重構(gòu)器件”的方式開展研究。當(dāng)片上集成了多個(gè)處理器核時(shí)，可重構(gòu)處理器的體系結(jié)構(gòu)遠(yuǎn)較單核復(fù)雜，因此，以傳統(tǒng)單核可重構(gòu)處理器的可重構(gòu)計(jì)算研究已經(jīng)不能滿足多核系統(tǒng)的要求。多核可重構(gòu)系統(tǒng)中，多個(gè)通用處理器核與可重構(gòu)器件之間的通信和交互方式與單核結(jié)構(gòu)具有較大的區(qū)別。要對(duì)請(qǐng)求進(jìn)行高效的影響，能夠高效地完成計(jì)算任務(wù)，提高可重構(gòu)資源的管理效率，就需要對(duì)多核可重構(gòu)系統(tǒng)進(jìn)行探索。此外，在多核以片上網(wǎng)絡(luò)形式存在，還需要進(jìn)一步探索以片上網(wǎng)絡(luò)支持的體系結(jié)構(gòu)中計(jì)算效率與可重構(gòu)的設(shè)計(jì)。因此，本書以多核可重構(gòu)體系結(jié)構(gòu)的發(fā)展趨勢(shì)為基礎(chǔ)，研究如何在現(xiàn)有多核處理器體系中擴(kuò)展集成可重構(gòu)處理單元、在該擴(kuò)展結(jié)構(gòu)上可重構(gòu)處理單元的運(yùn)行時(shí)支持和可重構(gòu)任務(wù)管理調(diào)度，以及多可重構(gòu)功能核實(shí)現(xiàn)間面積和性能平衡的優(yōu)化選取。本書主要從以下6個(gè)方面進(jìn)行了研究。
（1）提出了可重構(gòu)器件片上面積管理與配置優(yōu)化方法，建立了器件模型和任務(wù)模型，通過頂點(diǎn)的插入與刪除來進(jìn)行片上面積的管理，以較低的代價(jià)來實(shí)現(xiàn)硬件任務(wù)的快速面積分配與回收，提高可重構(gòu)器件的利用效率。通過將配置過程流水化，來提高配置效率，從而提高系統(tǒng)性能。
�。�2）提出了面向可重構(gòu)器件的軟硬件混合線程模型，將可分配到可重構(gòu)器件執(zhí)行的計(jì)算任務(wù)構(gòu)建為硬件線程，通過庫(kù)來進(jìn)行硬件線程的創(chuàng)建與管理，通過硬件調(diào)度器來實(shí)現(xiàn)硬件線程的調(diào)度，從而能夠更為高效地利用可重構(gòu)器件，并實(shí)現(xiàn)軟件系統(tǒng)與可重構(gòu)器件的協(xié)同。
�。�3）建立了可重構(gòu)多核處理器結(jié)構(gòu)模型，通過分析可重構(gòu)處理單元執(zhí)行效率的影響因素，得到可重構(gòu)多核處理器結(jié)構(gòu)的設(shè)計(jì)原則，并在此指導(dǎo)下設(shè)計(jì)了一種可重構(gòu)多核處理器結(jié)構(gòu)，包括通用處理核的擴(kuò)展、互連結(jié)構(gòu)設(shè)計(jì)、可重構(gòu)處理單元設(shè)計(jì)以及可重構(gòu)處理單元管理器設(shè)計(jì)。
（4）提出了執(zhí)行與配置分離的處理模式，在提高可重構(gòu)功能核的執(zhí)行效率的同時(shí)避免過度頻繁的管理調(diào)度，降低系統(tǒng)開銷；并且在考慮可重構(gòu)資源的單位面積利用效率的情況下，提出了3種可重構(gòu)任務(wù)動(dòng)態(tài)調(diào)度算法。
�。�5）針對(duì)相同功能的可重構(gòu)功能核存在多種實(shí)現(xiàn)的情況，提出了系統(tǒng)性能約束驅(qū)動(dòng)的功能核實(shí)現(xiàn)優(yōu)化選取方法，目的是達(dá)到性能和可重構(gòu)資源的平衡，充分發(fā)揮功能核性能并避免資源浪費(fèi)。
�。�6）針對(duì)片上網(wǎng)絡(luò)多核系統(tǒng)開展了擴(kuò)展研究。提出了局部總線混合片上網(wǎng)絡(luò)結(jié)構(gòu)、片上網(wǎng)絡(luò)中可重配置的連線結(jié)構(gòu)以及面向低功耗的片上網(wǎng)絡(luò)多線程映射算法，目的是通過對(duì)片上網(wǎng)絡(luò)體系結(jié)構(gòu)和線程映射的研究，探索在眾核環(huán)境下計(jì)算性能和網(wǎng)絡(luò)性能的改善和提升。
本書所開展的面向多核的可重構(gòu)計(jì)算研究，以“多個(gè)通用核十可重構(gòu)器件”為基本的體系結(jié)構(gòu)，通過可重構(gòu)器件的片上面積管理和配置優(yōu)化、基于可重構(gòu)的硬件線程、可重構(gòu)多核處理器體系結(jié)構(gòu)、可重構(gòu)多核系統(tǒng)中的可重構(gòu)任務(wù)系統(tǒng)支持、約束驅(qū)動(dòng)的可重構(gòu)加速核性能資源優(yōu)化、基于片上網(wǎng)絡(luò)的擴(kuò)展等方面，對(duì)多核架構(gòu)上的可重構(gòu)計(jì)算進(jìn)行了研究，給出了相應(yīng)的解決方案，提升了多核可重構(gòu)計(jì)算系統(tǒng)的性能，有效推動(dòng)了可重構(gòu)器件在多核處理器上的進(jìn)一步研究和應(yīng)用。
查看全部↓
第1章 緒論
1．1 處理器體系結(jié)構(gòu)的發(fā)展
1．2 可重構(gòu)計(jì)算發(fā)展
1．3 可重構(gòu)計(jì)算的優(yōu)勢(shì)
1．4 面向多核系統(tǒng)的可重構(gòu)計(jì)算的研究意義
第2章 多核體系結(jié)構(gòu)與可重構(gòu)計(jì)算進(jìn)展
2．1 多核體系結(jié)構(gòu)研究進(jìn)展
2．1．1 片上多處理器體系結(jié)構(gòu)
2．1．2 片上互連結(jié)構(gòu)
2．2 可重構(gòu)硬件研究進(jìn)展
2．2．1 可重構(gòu)器件
2．2．2 動(dòng)態(tài)重配置模式
2．2．3 多上下文可重構(gòu)硬件
2．3 可重構(gòu)處理器體系研究進(jìn)展
2．3．1 單通用核可重構(gòu)處理器
2．3．2 可重構(gòu)多核處理器結(jié)構(gòu)
2．4 軟硬件任務(wù)運(yùn)行時(shí)環(huán)境研究進(jìn)展
2．4．1 可重構(gòu)器件空間管理
2．4．2 軟硬件任務(wù)模型
2．4．3 硬件任務(wù)調(diào)度管理研究進(jìn)展
2．5 重配置代價(jià)優(yōu)化研究進(jìn)展
2．5．1 配置緩存
2．5．2 配置預(yù)取
2．5．3 局部可重構(gòu)系統(tǒng)中重定位和碎片整理
2．5．4 配置壓縮
2．6 面向片上網(wǎng)絡(luò)多核系統(tǒng)的研究進(jìn)展
2．6．1 片上網(wǎng)絡(luò)基本拓?fù)浣Y(jié)構(gòu)
2．6．2 片上網(wǎng)絡(luò)的結(jié)構(gòu)優(yōu)化研究進(jìn)展
2．6．3 片上網(wǎng)絡(luò)的I/O研究進(jìn)展
2．7 目前研究存在的問題
第3章 面向多核系統(tǒng)的可重構(gòu)計(jì)算研究概述
3．1 整體研究框架
3．2 研究?jī)?nèi)容概述
3．2．1 可重構(gòu)器件片上面積管理
3．2．2 面向可重構(gòu)計(jì)算的硬件線程
3．2．3 可重構(gòu)多核處理器體系結(jié)構(gòu)
3．2．4 多核架構(gòu)上可重構(gòu)任務(wù)的系統(tǒng)支持
3．2．5 約束驅(qū)動(dòng)的可重構(gòu)加速核性能面積優(yōu)化
3．2．6 面向片上網(wǎng)絡(luò)的擴(kuò)展研究
3．3 性能分析
3．3．1 性能分析內(nèi)容
3．3．2 實(shí)驗(yàn)與驗(yàn)證方法
3．3．3 系統(tǒng)模擬平臺(tái)擴(kuò)展
3．3．4 硬件加速核的驗(yàn)證平臺(tái)
3．3．5 操作系統(tǒng)和應(yīng)用程序修改
第4章 可重構(gòu)器件空間管理與配置優(yōu)化
4．1 可重構(gòu)器件模型
4．2 可重構(gòu)器件上的任務(wù)模型
4．3 空閑空間管理方法
4．3．1 候選位置
4．3．2 可用候選位置
4．3．3 任務(wù)的插入
4．3．4 任務(wù)的清除
4．3．5 算法描述
4．4 流水化配置優(yōu)化
4．4．1 重配置疊加與流水
4．4．2 中間數(shù)據(jù)緩沖
4．5 驗(yàn)證與分析
4．5．1 分配質(zhì)量分析
4．5．2 計(jì)算復(fù)雜度
4．5．3 流水化配置優(yōu)化驗(yàn)證與分析
第5章 基于可重構(gòu)計(jì)算的硬件線程
5．1 混合架構(gòu)模型
5．2 硬件線程模型
……
第6章 可重構(gòu)多核處理器結(jié)構(gòu)設(shè)計(jì)
第7章 多核架構(gòu)上可重構(gòu)任務(wù)的系統(tǒng)支持
第8章 約束驅(qū)動(dòng)的可重構(gòu)加速核性能資源優(yōu)化
第9章 面向片上互連的擴(kuò)展研究
參考文獻(xiàn)
查看全部↓
新書資訊