目前，集成電路器件特征尺寸越來越接近物理極限，集成電路技術已朝著三維集成、提升性能/功耗比的新技術路線發展。本書立足于全球集成電路技術發展的趨勢和技術路線，結合中國科學院微電子研究所積累的研究開發經驗，系統介紹了三維集成電路制造工藝、FinFET和納米環柵器件、三維NAND閃存、新型存儲器件、三維單片集成、三維封裝等關鍵核心技術。 本書注重技術的前瞻性和內容的實用性，可供集成電路制造領域的科研人員和工程技術人員閱讀使用，也可作為高等學校相關專業的教學用書。
王文武博士，現任中國科學院微電子研究所副所長、研究員、博士生導師。2006年于日本東京大學獲得工學博士學位。長期致力于集成電路先進工藝與器件技術研究，帶領團隊參與了22 nm、14 nm、5 nm工藝集成電路先導技術研發工作，獲中國科學院杰出科技成就獎（研究集體）、北京市科學技術一等獎、中國電子信息科技創新團隊獎、國務院政府特殊津貼等科技獎勵和榮譽。先后主持多項國家級科研任務，包括國家科技重大專項、863計劃、國家自然科學基金重大科研儀器研制/重點/面上等項目（課題）。在IEEE EDL/TED、APL等國際權威期刊、會議上發表學術論文200多篇，授權發明專利57項。擔任國家“極大規模集成電路制造裝備及成套工藝”科技重大專項專家組成員，國家重點研發計劃“重大科學儀器設備開發”重點專項專家組成員，智能傳感功能材料國家重點實驗室學術委員會委員，北京集成電路裝備創新中心專家委員會特聘專家等。
第1章 緒論
1.1 集成電路發展歷程
1.1.1 晶體管的發明
1.1.2 集成電路
1.1.3 摩爾定律和PPAC
1.1.4 技術代演化
1.2 三維集成技術發展趨勢
1.2.1 先進制造技術
1.2.2 新型三維邏輯器件
1.2.3 新型三維存儲器件
1.2.4 三維封裝技術
1.3 三維集成技術面臨的挑戰
1.4 閱讀指引
參考文獻
第2章 三維集成電路制造基礎
2.1 三維器件模型
2.2 三維器件圖形化工藝
2.2.1 光刻工藝原理
2.2.2 先進光刻工藝在三維器件集成中的應用
2.2.3 光刻工藝在三維器件集成中面臨的挑戰
2.3 三維器件薄膜工藝
2.3.1 薄膜工藝種類及原理
2.3.2 薄膜工藝在三維器件集成中的應用
2.3.3 薄膜工藝在三維器件集成中面臨的挑戰
2.4 三維器件刻蝕工藝
2.4.1 刻蝕工藝原理
2.4.2 刻蝕工藝在三維器件集成中的應用
2.4.3 刻蝕工藝在三維器件集成中面臨的挑戰
2.5 三維器件離子注入與熱退火工藝
2.5.1 離子注入與熱退火原理
2.5.2 離子注入與熱退火工藝在三維器件集成中的應用
2.5.3 離子摻雜和擴散工藝在三維器件集成中面臨的挑戰
2.6 三維器件清洗工藝
2.6.1 清洗及濕法刻蝕工藝原理
2.6.2 清洗工藝在三維器件集成中的應用
2.6.3 清洗工藝在三維器件集成中面臨的挑戰
2.7 三維器件化學機械平坦化工藝
2.7.1 化學機械平坦化工藝原理
2.7.2 化學機械平坦化工藝在三維器件集成中的應用
2.7.3 化學機械平坦化工藝在三維器件集成中面臨的挑戰
參考文獻
第3章 三維FinFET器件技術
3.1 三維FinFET器件
3.1.1 器件原理
3.1.2 結構設計與工藝仿真
3.2 三維FinFET關鍵技術模塊
3.2.1 體硅Fin制備工藝
3.2.2 淺槽隔離
3.2.3 三維柵極與側墻結構
3.2.4 外延與溝道應變工程
3.2.5 三維高K金屬柵技術
3.2.6 低阻接觸技術
3.3 集成工藝與特性優化
3.3.1 工藝集成與器件特性
3.3.2 特性優化技術
3.4 新型FinFET器件
3.4.1 體硅介質隔離FinFET器件
3.4.2 S-FinFET器件
參考文獻
第4章 納米環柵器件技術
4.1 納米環柵器件
4.1.1 水平堆疊納米環柵器件
4.1.2 其他納米環柵器件
4.2 納米環柵器件關鍵技術模塊
4.2.1 多周期疊層外延技術
4.2.2 內側墻技術
4.2.3 溝道釋放技術
4.2.4 溝道應變技術
4.2.5 源漏接觸技術
4.2.6 自對準柵極技術
4.3 納米環柵器件集成工藝
4.3.1 水平堆疊納米環柵器件集成工藝
4.3.2 工藝波動影響
4.3.3 多閾值調控
4.3.4 高遷移率溝道納米環柵器件集成工藝
4.3.5 垂直納米環柵器件集成工藝
參考文獻
第5章 三維NAND閃存技術
5.1 三維NAND閃存器件及結構
5.1.1 NAND閃存器件原理
5.1.2 平面NAND閃存器件發展的挑戰
5.1.3 三維NAND閃存結構設計
5.2 集成工藝及關鍵技術模塊
5.2.1 層膜沉積和臺階工藝
5.2.2 溝道孔模塊
5.2.3 隔離模塊
5.2.4 接觸孔模塊
5.2.5 三維NAND集成工藝
5.3 三維NAND工作特性及可靠性
5.3.1 三維NAND工作特性
5.3.2 三維NAND可靠性
5.4 三維NAND國內外進展
5.4.1 國外三維NAND存儲器的研究現狀
5.4.2 國內三維NAND存儲器的研究現狀
參考文獻
第6章 三維新型存儲技術
6.1 三維RRAM集成技術
6.1.1 RRAM的器件結構及工作原理
6.1.2 三維RRAM的發展現狀
6.1.3 三維RRAM的技術挑戰與展望
6.2 三維MRAM集成技術
6.2.1 MRAM的器件結構及工作原理
6.2.2 三維MRAM的研究現狀
6.2.3 三維MRAM的技術挑戰及展望
6.3 三維PCRAM集成技術
6.3.1 三維PCRAM的器件結構及工作原理
6.3.2 三維PCRAM的研究現狀
6.3.3 三維PCRAM的技術挑戰與展望
6.4 三維DRAM集成技術
6.4.1 DRAM的器件結構和工作原理
6.4.2 三維DRAM的發展現狀
6.4.3 三維DRAM的技術挑戰及展望
參考文獻
第7章 三維單片集成技術
7.1 三維單片集成
7.1.1 三維單片集成的概念
7.1.2 三維單片集成的發展歷程
7.1.3 三維單片集成的技術挑戰
7.2 三維單片同質集成技術
7.2.1 片上晶圓鍵合工藝
7.2.2 片上低溫CMOS集成與熱預算管理技術
7.2.3 三維電路設計與層間布局技術
7.3 三維單片異質集成技術
7.3.1 片上異質材料沉積工藝
7.3.2 片上邏輯與存儲器件
7.3.3 片上異質集成技術
7.4 新型三維集成系統
參考文獻
第8章 三維封裝技術
8.1 Si基轉接板及2.5D/3D封裝技術
8.1.1 2.5D TSV轉接板制造技術
8.1.2 有源TSV轉接板技術
8.1.3 CoWoS技術
8.1.4 Foveros封裝技術
8.1.5 SoIC技術
8.2 晶圓級扇出型封裝技術
8.2.1 晶圓級扇出型封裝技術的形成與發展
8.2.2 晶圓級扇出型封裝的技術挑戰
8.2.3 嵌入式晶圓級球柵陣列封裝技術
8.2.4 集成晶圓級扇出型封裝技術
8.2.5 Si基埋入式扇出型封裝技術
8.2.6 異質集成扇出型封裝技術
8.3 基板及埋入封裝技術
8.3.1 細線路基板技術
8.3.2 基板埋入技術
8.3.3 基板扇出技術
參考文獻
新書資訊