xxxfreesexmoves-haodiaocao这里只有精品视频-欧美性受黑人性爽-欧美性受xxxxxx黑人xyx性爽|www.jsyyzsb.com

本書主要以Intel 8086微處理器為基礎(chǔ)，以MASM 5.0為上機(jī)實(shí)驗(yàn)環(huán)境，系統(tǒng)闡述微型計(jì)算機(jī)的基本組成、工作原理，匯編語言程序設(shè)計(jì)方法以及微機(jī)接口技術(shù)。全書共分為9章，內(nèi)容主要包括微型計(jì)算機(jī)系統(tǒng)概述、80x86微處理器、尋址方式與指令系統(tǒng)、匯編語言程序設(shè)計(jì)、存儲器技術(shù)、總線技術(shù)、輸入/輸出技術(shù)、中斷技術(shù)和可編程接口芯片。
本書是微課版教材，以插入二維碼的紙質(zhì)教材為載體，提供配套的PPT教案、試題庫與試題答案、測試題、Proteus仿真案例、課后習(xí)題答案、書中實(shí)例的源程序代碼等數(shù)字資源，實(shí)現(xiàn)了線上線下有機(jī)結(jié)合，為翻轉(zhuǎn)課堂和混合課堂改革奠定了基礎(chǔ)。
本書適合作為計(jì)算機(jī)、電子信息工程等電類專業(yè)本科生的教、學(xué)、練、做、測一體化教材使用，也適合作為工程技術(shù)人員的參考用書。

（1）現(xiàn)代教育技術(shù)手段與傳統(tǒng)經(jīng)典教學(xué)方法有機(jī)結(jié)合，實(shí)踐與理論結(jié)合，可以幫助學(xué)生從點(diǎn)到面從易到難從生到熟，融會貫通.
（2）基礎(chǔ)經(jīng)典的系列性實(shí)例、習(xí)題與思考題，一脈相承，能有效鍛煉學(xué)生的思維能力，激發(fā)學(xué)生的自主學(xué)習(xí)欲望與興趣。
（3）教、學(xué)、練、做、測一體化和立體化教學(xué)資源，充分體現(xiàn)了以學(xué)生為中心的教育理念，為線上線下混合式教學(xué)提供了條件。

本書是在2018年出版的《微機(jī)原理與接口技術(shù)》(第2版)的基礎(chǔ)上，結(jié)合近5年的教學(xué)研究成果、教學(xué)經(jīng)驗(yàn)的積累和教材使用情況修訂而成的。作為高校計(jì)算機(jī)、電子信息工程等電類專業(yè)學(xué)生的教學(xué)用書，本書以經(jīng)典的Intel 8086微處理器為基礎(chǔ)，系統(tǒng)闡述微型計(jì)算機(jī)的基本組成、工作原理，匯編語言程序設(shè)計(jì)方法以及微機(jī)接口技術(shù)。通過學(xué)習(xí)，學(xué)生能建立起微機(jī)系統(tǒng)的整體概念，了解微型計(jì)算機(jī)的發(fā)展和新技術(shù)，具備從事相關(guān)系統(tǒng)設(shè)計(jì)的基礎(chǔ)。
針對微機(jī)原理與接口技術(shù)教材具有信息量大，涉及知識面廣，前后內(nèi)容銜接緊密，部分內(nèi)容抽象、不好理解且前后互有交叉，理論性和實(shí)踐性都很強(qiáng)的特點(diǎn)，結(jié)合網(wǎng)絡(luò)化/數(shù)字化時代下學(xué)生的認(rèn)知規(guī)律和學(xué)習(xí)習(xí)慣，本次修訂是在遵循堅(jiān)持改革、不斷錘煉、打造精品的要求下進(jìn)行的。本書具有以下幾個特點(diǎn)。
(1) 以基本理論適度為原則增刪內(nèi)容。重新梳理了知識點(diǎn)之間的關(guān)系，將部分知識點(diǎn)的順序做了調(diào)整；另外，結(jié)合微機(jī)領(lǐng)域的最新發(fā)展，刪除了部分過時、沒有實(shí)用價值的內(nèi)容，增加了一些新技術(shù)和新知識。
(2) 數(shù)字化資源豐富，滿足混合式教學(xué)和學(xué)生自主學(xué)習(xí)的需求。摘錄整理教學(xué)中的重難點(diǎn)和抽象內(nèi)容，制作成CAI動畫或微視頻；將常用的指令和經(jīng)典的程序設(shè)計(jì)實(shí)例在DEBUG下的實(shí)踐操作演示過程錄屏制作成微視頻，并以二維碼形式植入教材中(共46個)。另外還提供配套的PPT教案、試題庫與試題答案、自測題、Proteus仿真案例、課后習(xí)題解答、書中實(shí)例的源程序代碼。
(3) 強(qiáng)化應(yīng)用實(shí)踐。在接口技術(shù)部分，對每一種芯片都補(bǔ)充和完善了應(yīng)用性實(shí)例，結(jié)合在實(shí)物實(shí)驗(yàn)箱上的操作通過錄制微視頻對常用芯片進(jìn)行講解，并提供Proteus仿真應(yīng)用實(shí)例，對匯編程序設(shè)計(jì)實(shí)例增加了流程圖，更利于學(xué)生理解和掌握，實(shí)用性和可操作性強(qiáng)。
本書主要內(nèi)容如下。
第1章微型計(jì)算機(jī)系統(tǒng)概述，主要介紹微型計(jì)算機(jī)的發(fā)展，微型計(jì)算機(jī)系統(tǒng)的硬件組成及各部分的主要功能，計(jì)算機(jī)中常用的數(shù)制及它們之間的相互轉(zhuǎn)換方法，補(bǔ)碼概念及其運(yùn)算，計(jì)算機(jī)中的常用編碼。第2章80x86微處理器，主要介紹Intel 8086 CPU的內(nèi)部結(jié)構(gòu)、外部引腳及工作模式，CPU對內(nèi)存的管理，8086 CPU的總線操作與時序，32位微處理器，超線程技術(shù)、多核技術(shù)、超標(biāo)量技術(shù)等CPU新技術(shù)。
第3章尋址方式與指令系統(tǒng)，主要介紹8086 CPU的尋址方式和主要指令，簡單介紹32位指令。
第4章匯編語言程序設(shè)計(jì)，主要介紹匯編語言源程序的基本結(jié)構(gòu)、常用的偽指令和運(yùn)算符，DOS常用功能調(diào)用及匯編語言程序設(shè)計(jì)的基本方法，匯編程序上機(jī)操作及DEBUG調(diào)試工具。
第5章存儲器技術(shù)，主要介紹半導(dǎo)體存儲器的分類、構(gòu)成、性能指標(biāo)，各類存儲器的特點(diǎn)，存儲器的擴(kuò)展設(shè)計(jì)方法，簡單介紹Cache高速緩沖存儲器與虛擬存儲技術(shù)。
第6章總線技術(shù)，主要介紹總線的基本概念和主要功能、總線分類、總線標(biāo)準(zhǔn)和總線控制方式、總線特性與性能指標(biāo)，以及目前微型計(jì)算機(jī)中常用的系統(tǒng)總線和外總線。
第7章輸入/輸出技術(shù)，主要介紹輸入/輸出接口的基本概念、主要功能、基本結(jié)構(gòu)，端口的編址方式，端口地址譯碼方法，輸入/輸出指令，CPU與外部設(shè)備間的數(shù)據(jù)傳送方式。
第8章中斷技術(shù)，主要介紹中斷、中斷向量等與中斷有關(guān)的基本概念，8086 CPU的中斷系統(tǒng)，可編程中斷控制器8259A。
第9章可編程接口芯片，主要介紹8255A、8253、8251A等典型通用的可編程接口芯片，簡單介紹A/D轉(zhuǎn)換芯片ADC0809與D/A轉(zhuǎn)換芯片DAC0832。
本書第1～5章、附錄A由李珍香編寫；第6、7章由張釗編寫；第8、9章及附錄B由談嫻茹編寫。李珍香負(fù)責(zé)全書的整理和統(tǒng)稿工作。參與本書編寫工作的還有李國、李永華、李全福，他們對全書的文字、圖表進(jìn)行了校對，并制作了部分資源。本書也得到了清華大學(xué)出版社編輯們的大力支持，在此一并表示衷心感謝。書中難免有錯誤和不當(dāng)之處，敬請讀者指正。

編者2023年12月

第1章微型計(jì)算機(jī)系統(tǒng)概述1
1.1微型計(jì)算機(jī)概念1
1.1.1微型計(jì)算機(jī)的發(fā)展2
1.1.2微型計(jì)算機(jī)的特點(diǎn)4
1.2微型計(jì)算機(jī)系統(tǒng)的組成5
1.2.1微型計(jì)算機(jī)系統(tǒng)的概念5
1.2.2微型計(jì)算機(jī)系統(tǒng)的硬件組成7
1.2.3微型計(jì)算機(jī)的基本工作原理和工作過程10
1.2.4微型計(jì)算機(jī)的主要性能指標(biāo)11
1.3計(jì)算機(jī)中的數(shù)制和碼制12
1.3.1常用數(shù)制及相互間的轉(zhuǎn)換12
1.3.2二進(jìn)制數(shù)的運(yùn)算16
1.3.3帶符號數(shù)在計(jì)算機(jī)中的表示17
1.3.4計(jì)算機(jī)中常用的編碼21
習(xí)題與思考題24
第2章80x86微處理器25
2.18086微處理器25
2.1.18086 CPU的內(nèi)部結(jié)構(gòu)26
2.1.28086 CPU的寄存器結(jié)構(gòu)28
2.28086 CPU的存儲器組織及I/O結(jié)構(gòu)33
2.2.1存儲單元的地址和內(nèi)容33
2.2.2存儲器的分段與物理地址的形成33
2.2.38086 CPU的I/O結(jié)構(gòu)36
2.38086微處理器的外部引腳及工作模式37
2.3.18086 CPU的具體引腳及其功能37
2.3.28086微處理器的工作模式及系統(tǒng)結(jié)構(gòu)42◆微機(jī)原理與接口技術(shù)（第3版·微課版）目錄2.48086微處理器的總線操作與時序43
2.4.1時鐘周期、總線周期和指令周期43
2.4.2總線操作與時序44
2.5Intel的其他微處理器50
2.5.180x86 32位微處理器50
2.5.2Pentium系列微處理器59
2.5.3CPU新技術(shù)64
習(xí)題與思考題67
第3章尋址方式與指令系統(tǒng)68
3.1指令系統(tǒng)概述68
3.1.1指令的基本概念68
3.1.2指令格式69
3.1.3操作數(shù)類型70
3.1.4指令的執(zhí)行70
3.2尋址方式71
3.2.1立即尋址71
3.2.2寄存器尋址71
3.2.3存儲器尋址72
3.38086 CPU指令系統(tǒng)75
3.3.1數(shù)據(jù)傳送類指令76
3.3.2算術(shù)運(yùn)算類指令82
3.3.3邏輯運(yùn)算與移位類指令90
3.3.4控制轉(zhuǎn)移類指令94
3.3.5串操作類指令102
3.3.6處理器控制類指令107
3.480x86新增指令簡介108
3.4.180x86尋址方式 108
3.4.280x86 CPU新增指令109
習(xí)題與思考題110
第4章匯編語言程序設(shè)計(jì)113
4.1匯編語言源程序113
4.1.1匯編語言基本概念113
4.1.2匯編語言源程序的結(jié)構(gòu)114
4.1.3匯編語言語句類型及格式116
4.1.4數(shù)據(jù)項(xiàng)及表達(dá)式117
4.2匯編語言偽指令122
4.2.1符號定義偽指令122
4.2.2數(shù)據(jù)定義偽指令124
4.2.3段定義偽指令127
4.2.4ASSUME指定段寄存器偽指令127
4.2.5ORG指定地址偽指令128
4.2.6END源程序結(jié)束偽指令129
4.3匯編語言實(shí)驗(yàn)操作129
4.3.1上機(jī)環(huán)境129
4.3.2上機(jī)過程130
4.4調(diào)試工具DEBUG133
4.4.1DEBUG的啟動133
4.4.2DEBUG的主要命令134
4.5DOS系統(tǒng)功能調(diào)用141
4.5.1DOS系統(tǒng)功能調(diào)用方法141
4.5.2常用的DOS系統(tǒng)功能調(diào)用141
4.6匯編語言程序設(shè)計(jì)144
4.6.1順序結(jié)構(gòu)程序設(shè)計(jì)144
4.6.2分支結(jié)構(gòu)程序設(shè)計(jì)147
4.6.3循環(huán)結(jié)構(gòu)程序設(shè)計(jì)151
4.6.4子程序設(shè)計(jì)161
習(xí)題與思考題170
第5章存儲器技術(shù)173
5.1存儲器概述173
5.1.1存儲器系統(tǒng)與多級存儲體系結(jié)構(gòu)173
5.1.2存儲器的分類與組成174
5.1.3存儲器的性能指標(biāo)176
5.2RAM存儲器177
5.2.1SRAM存儲器177
5.2.2DRAM存儲器180
5.3ROM存儲器182
5.3.1掩模ROM182
5.3.2可編程ROM183
5.3.3可擦除可編程ROM184
5.3.4電可擦除可編程ROM185
5.3.5Flash存儲器187
5.3.6新型存儲器芯片188
5.4存儲器的擴(kuò)展設(shè)計(jì)190
5.4.1存儲器芯片與CPU連接概述191
5.4.2存儲器容量的擴(kuò)展192
5.4.3存儲器的擴(kuò)展設(shè)計(jì)舉例195
5.4.416位微型計(jì)算機(jī)系統(tǒng)中的存儲器組織197
5.5高速緩沖存儲技術(shù)198
5.5.1Cache的基本結(jié)構(gòu)和工作原理198
5.5.2Cache 的讀/寫和替換策略200
5.5.3Cache的地址映射202
5.6虛擬存儲技術(shù)202
5.6.1虛擬存儲器概念203
5.6.2虛擬存儲器中的地址結(jié)構(gòu)映射與變換方式204
5.6.3新型虛擬存儲技術(shù)的實(shí)現(xiàn)方式205
習(xí)題與思考題205
第6章總線技術(shù)207
6.1總線概述207
6.1.1總線分類208
6.1.2總線標(biāo)準(zhǔn)和性能指標(biāo)209
6.1.3總線控制方式210
6.1.4系統(tǒng)總線的結(jié)構(gòu)211
6.2微型計(jì)算機(jī)系統(tǒng)總線213
6.2.1ISA總線213
6.2.2PCI總線214
6.2.3AGP總線216
6.2.4新型總線PCI Express218
6.3外總線221
6.3.1RS232C總線221
6.3.2USB總線223
6.3.3IEEE 1394總線225
習(xí)題與思考題228
第7章輸入/輸出技術(shù)229
7.1I/O接口概述229
7.1.1I/O接口及接口技術(shù)的概念229
7.1.2I/O接口的主要功能231
7.1.3I/O接口的基本結(jié)構(gòu)與分類231
7.2I/O端口233
7.2.1I/O端口的編址方式234
7.2.2I/O指令235
7.2.3I/O端口地址分配236
7.2.4I/O端口地址譯碼238
7.3CPU與外設(shè)間的數(shù)據(jù)傳送方式241
7.3.1程序控制傳送方式241
7.3.2中斷傳送方式244
7.3.3DMA傳送方式246
習(xí)題與思考題248
第8章中斷技術(shù)249
8.1中斷基礎(chǔ)249
8.1.1中斷的基本概念249
8.1.2中斷優(yōu)先級與中斷嵌套250
8.1.3中斷處理過程253
8.28086 CPU的中斷系統(tǒng)255
8.2.18086 CPU中斷類型255
8.2.28086 CPU響應(yīng)中斷的過程257
8.2.3中斷向量及中斷向量表258
8.3可編程中斷控制器8259A259
8.3.18259A的內(nèi)部結(jié)構(gòu)和引腳259
8.3.28259A的工作方式262
8.3.38259A的級聯(lián)265
8.3.48259A的命令字266
8.48259A在微型計(jì)算機(jī)中的編程應(yīng)用273
8.4.18259A在IBM PC/XT中的應(yīng)用273
8.4.28259A的編程274
習(xí)題與思考題275
第9章可編程接口芯片276
9.1并行接口與可編程并行接口芯片8255A及其應(yīng)用276
9.1.1并行接口的特點(diǎn)、功能與分類276
9.1.28255A的內(nèi)部結(jié)構(gòu)與引腳278
9.1.38255A的工作方式與控制字280
9.1.48255A應(yīng)用舉例285
9.2可編程定時/計(jì)數(shù)器8253及其應(yīng)用291
9.2.1定時與計(jì)數(shù)概念291
9.2.28253的內(nèi)部結(jié)構(gòu)與引腳功能291
9.2.38253的控制字與工作方式294
9.2.48253的初始化編程及應(yīng)用舉例299
9.3串行通信與可編程串行接口芯片8251A及其應(yīng)用303
9.3.1串行通信基本概念303
9.3.28251A的內(nèi)部結(jié)構(gòu)與引腳功能308
9.3.38251A的控制字和初始化312
9.3.48251A應(yīng)用舉例315
9.4A/D與D/A轉(zhuǎn)換接口及其應(yīng)用319
9.4.1A/D及D/A轉(zhuǎn)換概述319
9.4.2A/D轉(zhuǎn)換器及其與CPU的接口320
9.4.3D/A轉(zhuǎn)換器及其與CPU的接口325
習(xí)題與思考題330
附錄ABIOS中斷調(diào)用332
附錄BDOS系統(tǒng)功能調(diào)用(INT 21H)簡表335
參考文獻(xiàn)341