xxxfreesexmoves-haodiaocao这里只有精品视频-欧美性受黑人性爽-欧美性受xxxxxx黑人xyx性爽|www.jsyyzsb.com

本書以目前流行的XilinxZYNQ-7000系列FPGA為平臺，以VerilogHDL和C/C++語言為基礎，結合作者多年的教學經驗，系統介紹了FPGA基礎知識及ZYNQ架構、VerilogHDL語法規則、組合/時序邏輯電路一般設計方法、數字邏輯電路HDL設計、SoC嵌入式開發及VitisHLS使用方法等內容。全書以PYNQ-Z2為開發平臺，以Vivado、Vitis和VitisHLS為開發工具，由淺入深、循序漸進，通過多個設計實例，讓讀者逐步掌握純FPGA設計、SoC嵌入式開發以及HLSIP生成與優化等主流設計方法。