xxxfreesexmoves-haodiaocao这里只有精品视频-欧美性受黑人性爽-欧美性受xxxxxx黑人xyx性爽|www.jsyyzsb.com

《EDA原理及Verilog HDL實(shí)現(xiàn)——從晶體管、門(mén)電路到高云FPGA的數(shù)字系統(tǒng)設(shè)計(jì)》以廣東高云半導(dǎo)體科技股份有限公司（簡(jiǎn)稱(chēng)高云半導(dǎo)體）的GW1N系列FPGA器件和高云云源軟件為設(shè)計(jì)平臺(tái)，根據(jù)“EDA原理及應(yīng)用”課程的教學(xué)要求及作者多年的教學(xué)經(jīng)驗(yàn)，將本科傳統(tǒng)的“數(shù)字電子技術(shù)（數(shù)字邏輯）”課程與“復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)”課程相融合，遵循循序漸進(jìn)、由淺入深的原則，內(nèi)容涵蓋晶體管，門(mén)電路，數(shù)字邏輯理論，組合邏輯和時(shí)序邏輯電路，可編程邏輯器件工藝和結(jié)構(gòu)，高云云源軟件的下載、安裝和設(shè)計(jì)流程，Verilog HDL基礎(chǔ)內(nèi)容及復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)。為了方便教師的教學(xué)和學(xué)生的自學(xué)，書(shū)中給出了大量的設(shè)計(jì)實(shí)例，并配套了教學(xué)資源。
《EDA原理及Verilog HDL實(shí)現(xiàn)——從晶體管、門(mén)電路到高云FPGA的數(shù)字系統(tǒng)設(shè)計(jì)》可作為本科生和研究生學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計(jì)相關(guān)課程的教材，也可作為從事高云FPGA設(shè)計(jì)的工程技術(shù)人員的入門(mén)參考書(shū)。