本書分為上、下兩篇。上篇為模擬部分，共3章。內(nèi)容包括：半導體基礎知識，放大電路基礎，集成電路運算放大器。下篇為數(shù)字部分，共7章。內(nèi)容包括：邏輯代數(shù)基礎，門電路，組合邏輯電路，時序邏輯電路，脈沖產(chǎn)生與整形電路，模/數(shù)與數(shù)/模轉換電路，半導體存儲器和可編程邏輯器件。
本書既注重基本概念、基本原理的介紹，又強調(diào)實際應用，其內(nèi)容力求敘述簡明扼要，通俗易懂，可以作為高等學校非電類各專業(yè)的“電子技術基礎”課程教材，也可供有關技術人員參考。
上篇模擬部分
第1章半導體器件
1.1半導體基礎知識
1.1.1本征半導體
1.1.2本征激發(fā)和兩種載流子
1.1.3雜質(zhì)半導體
1.1.4PN結
1.2半導體二極管
1.2.1半導體二極管的幾種常見結構
1.2.2二極管的伏—安特性
1.2.3二極管的主要參數(shù)
1.2.4二極管極性的簡易判別法
1.2.5二極管的等效電路
1.3半導體二極管的基本應用電路
1.3.1二極管整流電路上篇模擬部分
第1章半導體器件
1.1半導體基礎知識
1.1.1本征半導體
1.1.2本征激發(fā)和兩種載流子
1.1.3雜質(zhì)半導體
1.1.4PN結
1.2半導體二極管
1.2.1半導體二極管的幾種常見結構
1.2.2二極管的伏—安特性
1.2.3二極管的主要參數(shù)
1.2.4二極管極性的簡易判別法
1.2.5二極管的等效電路
1.3半導體二極管的基本應用電路
1.3.1二極管整流電路
1.3.2橋式整流電路
1.3.3倍壓整流電路
1.3.4限幅電路
1.3.5與門電路
1.4穩(wěn)壓管
1.4.1穩(wěn)壓管的結構和特性曲線
1.4.2穩(wěn)壓管的主要參數(shù)
1.5其他類型的二極管
1.5.1發(fā)光二極管
1.5.2光電二極管
1.6晶體三極管
1.6.1晶體管的結構及類型
1.6.2三極管的電流放大作用
1.6.3三極管的共射特性曲線
1.6.4三極管的主要參數(shù)
1.7場效應晶體管
1.7.1結型場效應管的類型和構造
1.7.2絕緣柵型場效應管的類型和構造
1.7.3場效應管主要參數(shù)
本章小結
習題
第2章基本放大電路
2.1共發(fā)射極放大電路
2.1.1電路的組成
2.1.2放大電路的直流通路和交流通路
2.1.3共發(fā)射極電路圖解分析法
2.1.4微變等效電路分析法
2.2放大電路的分析
2.2.1穩(wěn)定工作點的必要性
2.2.2工作點穩(wěn)定的典型電路
2.2.3復合管放大電路
2.3共集電極電壓放大器
2.4共基極電壓放大器
2.5多級放大器
2.5.1阻容耦合電壓放大器
2.5.2共射-共基放大器
2.5.3直接耦合電壓放大器
2.6差動放大器
2.6.1電路組成
2.6.2靜態(tài)分析
2.6.3動態(tài)分析
2.6.4差動放大器輸入、輸出的四種組態(tài)
2.7放大器的頻響特性
2.7.1三極管高頻等效模型
2.7.2晶體管電流放大倍數(shù)β的頻率響應
2.7.3單管共射放大電路的頻響特性
2.8場效應管基本放大電路
2.8.1電路的組成
2.8.2場效應管與晶體管的比較
本章小結
習題
第3章集成運算放大器
3.1概述
3.1.1集成運放電路的特點
3.1.2集成運放電路的組成框圖
3.2電流源電路
3.2.1基本電流源電路
3.2.2以電流源為有源負載的放大器
3.3集成運放原理電路和理想運放的參數(shù)
3.3.1集成運放原理電路分析
3.3.2集成運放的主要參數(shù)
3.4理想集成運放的參數(shù)和工作區(qū)
3.4.1理想運放的性能指標
3.4.2理想運放在不同工作區(qū)的特征
3.5基本運算電路
3.5.1比例運算電路
3.5.2加減運算電路
3.5.3積分和微分運算電路
3.5.4對數(shù)和指數(shù)（反對數(shù)）運算電路
本章小結
習題
下篇數(shù)字部分
第4章數(shù)字邏輯基礎
4.1數(shù)制與BCD
4.1.1數(shù)制
4.1.2幾種簡單的編碼
4.2邏輯代數(shù)基礎
4.2.1與運算
4.2.2或運算
4.2.3非運算
4.2.4復合運算
4.2.5正邏輯和負邏輯
4.3邏輯代數(shù)的基本關系式和常用公式
4.3.1邏輯代數(shù)的基本關系式
4.3.2基本定律
4.3.3常用的公式
4.3.4基本定理
4.4邏輯函數(shù)的表示方法
4.4.1邏輯函數(shù)的表示方法
4.4.2邏輯函數(shù)的真值表表示法
4.4.3邏輯函數(shù)式
4.4.4邏輯圖
4.4.5工作波形圖
4.5邏輯函數(shù)式的化簡
4.5.1公式化簡法
4.5.2邏輯函數(shù)的卡諾圖化簡法
4.5.3具有無關項的邏輯函數(shù)的化簡
4.6研究邏輯函數(shù)的兩類問題
4.6.1給定電路分析功能
4.6.2給定邏輯問題設計電路
本章小結
習題
第5章門電路
5.1概述
5.2分立元件門電路
5.2.1二極管與門電路
5.2.2二極管或門電路
5.2.3三極管非門電路
5.3TTL集成門電路
5.3.1TTL非門電路
5.3.2TTL與非門及或非門電路
5.3.3集電極開路的門電路（OC門）
5.3.4三態(tài)門電路（TS門）
5.4CMOS門電路
5.4.1CMOS反相器電路的組成和工作原理
5.4.2CMOS與非門電路的組成和工作原理
5.4.3CMOS或非門電路的組成和工作原理
5.4.4CMOS傳輸門電路的組成和工作原理
5.5集成電路使用知識簡介
5.5.1國產(chǎn)集成電路型號的命名法
5.5.2集成門電路的主要技術指標
5.5.3多余輸入腳的處理
5.5.4TTL與CMOS的接口電路
本章小結
習題
第6章組合邏輯電路
6.1概述
6.1.1組合邏輯電路的特點
6.1.2組合邏輯電路的分析和設計方法
6.2常用組合邏輯電路
6.2.1編碼器
6.2.2優(yōu)先編碼器
6.2.3譯碼器
6.2.4顯示譯碼器
6.2.5數(shù)據(jù)選擇器
6.2.6加法器
6.2.7數(shù)值比較器
6.3組合邏輯電路中的競爭-冒險現(xiàn)象
6.3.1競爭-冒險現(xiàn)象
6.3.2競爭-冒險現(xiàn)象的判斷方法
本章小結
習題
第7章觸發(fā)器和時序邏輯電路
7.1概述181
7.2觸發(fā)器的電路結構與工作原理
7.2.1基本RS觸發(fā)器
7.2.2同步RS觸發(fā)器的電路結構與工作原理
7.2.3主從RS觸發(fā)器的電路結構和工作原理
7.2.4由CMOS傳輸門組成的邊沿觸發(fā)器
7.3觸發(fā)器邏輯功能的描述方法
7.3.1RS觸發(fā)器
7.3.2JK觸發(fā)器
7.3.3D觸發(fā)器
7.3.4T觸發(fā)器
7.3.5觸發(fā)器邏輯功能的轉換
7.4時序邏輯電路的分析方法和設計方法
7.4.1同步時序電路的分析方法
7.4.2異步時序邏輯電路的分析方法及舉例
7.4.3同步時序電路的設計方法
7.5常用的時序邏輯電路
7.5.1寄存器和移位寄存器
7.5.2同步計數(shù)器
7.5.3移位寄存器型計數(shù)器
7.6時序邏輯電路分析設計綜合例題
本章小結
習題
第8章脈沖產(chǎn)生和整形電路
8.1概述
8.2555定時器的應用
8.2.1555定時器的電路結構
8.2.2用555定時器組成施密特觸發(fā)器
8.2.3用555定時器組成單穩(wěn)態(tài)電路
8.2.4用555定時器組成多諧振蕩器
8.2.5555定時器的應用電路
8.3石英晶體多諧振蕩器
8.4壓控振蕩器
本章小結
習題
第9章數(shù)/模和模/數(shù)轉換器
9.1概述
9.2數(shù)/模（D/A）轉換器
9.2.1權電阻網(wǎng)絡D/A轉換器
9.2.2倒T型電阻網(wǎng)絡D/A轉換器
9.3模/數(shù)轉換器（A/D）
9.3.1A/D轉換器的基本組成
9.3.2直接A/D轉換器
9.3.3間接A/D轉換器
9.4A/D和D/A的使用參數(shù)
9.4.1A/D和D/A的轉換精度
9.4.2A/D和D/A的轉換速度
本章小結
習題
第10章半導體存儲器和可編程邏輯器件
10.1半導體存儲器
10.1.1只讀存儲器（ROM）
10.1.2ROM的擴展及應用
10.1.3幾種常用的ROM
10.2可編程邏輯器件（PLD）
10.2.1PLD器件的連接方式及基本門電路的PLD表示法
10.2.2可編程陣列邏輯（PAL）
10.2.3可編程通用陣列邏輯器件（GAL）的基本結構
10.2.4在系統(tǒng)可編程邏輯器件（ISP-PLD）
10.3可編程邏輯器件（PLD）的編程
10.3.1PLD的開發(fā)系統(tǒng)
10.3.2PLD編程的一般步驟
本章小結
習題
附錄常用數(shù)字集成電路型號及引腳
新書資訊