數字電子技術作為一門技術基礎課，是計算機信息類、電子類、儀器儀表類、機電類等專業的必修課。隨著電子科學技術的飛速發展，電子計算機和集成電路獲得了廣泛的應用，電子技術的發展對科學技術、國民經濟和國防各個領域的影響日益深入，數字電子技術的知識、理論和方法在相關專業的地位越來越重要。
EDA技術、大規模集成電路，特別是可編程邏輯器件的高速發展，對數字電子技術課程的教學內容提出了更高的要求。為適應科學技術的發展和社會對人才培養的要求，本書在第1版的基礎上對教學內容進行了調整和充實，精簡了分立元件部分，增強了集成邏輯器件的內容，教學重點也從邏輯電路分析轉向邏輯電路設計和集成芯片的應用。本書突出了以下幾個方面。
(1) 將重點放在基本概念和基本方法上。盡管LSI、VLSI已成為數字系統的主體，但中、小規模集成電路仍不失其基礎地位，為此，本書仍以集成電路的基礎理論、基本電路、基本分析方法與設計方法為重點。
(2) 突出方法，適應發展。本書重點介紹通用系列集成電路的基本原理及特性，略去其內部復雜電路及分析，側重器件的邏輯功能及輸入、輸出電氣特性，使學生能以此為基礎進行實際工程設計與應用。
(3) 為適應電子技術的飛速發展，本書引入了EDA技術的基礎知識，在介紹VHDL語言和Multisim 10.0軟件的基礎上，對主要章節的電路采用VHDL語言描述并用Multisim軟件仿真，使讀者在微型計算機上能夠對典型電路進行功能驗證，為后續數字系統設計課程的學習打下必要的基礎�？紤]到不同學校的需要，這部分作為選學內容，以"*"號標出。
(4) 近年來，集成電路理論與設計、集成工藝、電子技術應用等都有很大的發展與突破，本書突出了CMOS電路，增強了CPLD、FPGA等一類新型可編程邏輯器件的內容。
(5) 為便于讀者加深理解，本書中針對重點、難點內容都設有相應的例題，每章均安排有小結、思考題、習題，力求做到通俗易懂，便于教學。
(6) 書中各部分內容均從基本概念入手，提供學習數字電子技術的基本電路、分析方法、設計方法，通過具體的電路系統加以總結和歸納，從而培養學生分析問題、解決問題的能力。
本書可作為高等院校電氣信息類、電子信息類、儀器儀表及其他相近專業的本科生教材或教學參考書使用，也可供有關工程技術人員參考使用。
第2章 門 電 路
【教學目標】
通過本章的學習，熟悉數字電路中常用開關器件(二極管、三極管與場效應管)的開關特性，了解分立元件邏輯門電路的一般結構和邏輯功能。重點掌握CMOS與TTL集成邏輯門電路的結構、工作原理與性能。在此基礎上全面掌握集成邏輯門的使用方法，為后續進行數字電路分析與設計打下基礎。
本章首先介紹三種器件的開關工作特性以及用三種器件組成的基本邏輯門電路的邏輯功能。2.3節和2.4節分別介紹目前廣泛使用的TTL門電路和CMOS門電路，重點討論兩種邏輯電路的外部特性，為實際使用這些器件打下必要的基礎。本章系統講述了數字電路的基本邏輯單元電路——門電路，包括與門、或門、非門、與非門、或非門、與或非門、異或門、三態門、OC門、OD門等，它們屬于小規模集成電路。
概 述
在數字系統中，目前廣泛使用了半導體集成電路。數字集成電路是采用外延生長、光刻、氧化物生成及離子注入等技術，將晶體管、電阻、電容等元件和內部電路連線一起做在一塊半導體基片上構成的完整的電路單元。它通常封裝在外殼內，做成獨立的器件。其中，用以實現基本邏輯運算和復合運算的單元電路稱為門電路。
數字集成電路按其內部有源器件的不同可以分為兩類：一類是絕緣柵場效應管集成電路，或稱金屬-氧化物-半導體(MOS)集成電路；另一類是雙極型晶體管集成電路，又稱晶體管-晶體管(TTL)集成電路。如同樣是與非門，有CMOS與非門和TTL與非門之分，它們的邏輯功能是一樣的，但其特性參數有差異。目前兩類產品在市場上都有大量供應，因此分析這兩類門電路特性參數的目的是在實際使用門電路時，能根據實際要求正確、合適地選擇和使用它們。MOS集成電路的優點是集成度高、功耗低；TTL集成電路的優點是工作速度快、驅動能力強，缺點是功耗大、集成度較低。
數字集成電路按其集成度可分為：小規模集成電路(Small Scale Integration，SSI)，集成10～20個元件(10～20個等效門)；中規模集成電路(Medium ScaleIntegration，MSI)，集成100～1000個元件(20～100個等效門)；大規模集成電路(Large Scale Integration，LSI)，集成1000～10000個元件(100～1000個等效門)；超大規模集成電路(Very Large Scale Integration，VLSI)，集成10000個元件(1000個等效門)以上。目前超大規模集成電路基本上都是MOS集成電路，其工作速度不斷提高，并且已經接近雙極型集成電路的工作速度。
數字電路中，用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態，這是邏輯電路中的“正邏輯”；如果反過來用高、低電平分別表示二值邏輯的0和1兩種邏輯狀態，則稱為邏輯電路的“負邏輯”。如無特殊說明，本書將一直采用正邏輯。如何將連續的電壓量變成分立的兩個值呢？可取定一個分界電平，即門檻電平，大于稱為高電平，小于則稱為低電平。由于在分界處附近電路容易受干擾信號作用而不穩定，因此應該是一個范圍而不是一個值。在電路實際工作中，只要能區分出高、低電平，就可以知道它所表示的邏輯狀態，故高、低電平都有一個允許的范圍。同時，高、低電平也不是無限高或者無限低的，通常高電平不能高于正的電源電壓，低電平不能低于地電平，如圖2.1所示。正因為如此，數字電路無論是對元器件參數精度的要求還是對供電電源穩定度的要求，都比模擬電路低一些�；蛘哒f這是數字電路比模擬電路相對穩定的原因之一。
可以用互補開關電路來獲得高、低輸出電平，如圖2.2所示。圖2.2中，開關S1和S2由半導體三極管組成，只要能通過輸入信號控制三極管工作在飽和導通和截止兩個狀態，即可以起到開關的作用。在圖2.2所示電路中，兩個開關S1和S2的通斷雖然受同一個輸入信號的控制，但是它們的開關狀態相反。若輸入信號使S1導通，則S2為截止狀態，輸出信號為高電平；若輸入信號使S1截止，則S2為導通狀態，輸出信號為低電平。可見，電路中總有一個開關是斷開的，所以電路中始終沒有同時通過S1和S2的電流，電路功耗非常小。因此，這種互補式開關電路在數字集成電路中得到了廣泛應用。
圖2.1 高、低電平及正邏輯與負邏輯
圖2.2 獲得高、低電平的開關電路
2.1 邏輯門電路中的開關器件
由圖2.1可知，輸入電壓與邏輯值的關系是非線性的，所以可選擇二極管、三極管及場效應管等非線性元件實現基本邏輯功能。對于理想開關，當開關閉合時，開關電阻，開關電壓；當開關斷開時，，經過開關的電流；電路轉換所用時間。本節討論二極管、三極管以及MOS管等電子器件的開關特性。
2.1.1 二極管及其開關特性
1. 二極管的開關狀態
半導體二極管相當于一個受外加電壓控制的開關，當外加一定的正向電壓時導通，外加反向電壓時截止，其伏安特性曲線如圖2.3所示。二極管處于正向導通區時相當于開關的導通狀態，二極管處于反向截止區時相當于開關的截止狀態。用二極管代替圖2.2中的開關S1，可以得到如圖2.4所示的二極管開關電路。
圖2.3 二極管的伏安特性曲線
圖2.4 二極管開關電路
假定輸入信號的高電平，低電平，二極管VD導通時的正向電阻為，反向內阻為無窮大。當時，VD截止，輸出電平；當時，VD導通，，這里假設使用了硅二極管，取其導通電壓為0.7 V，則V。
可見，用輸入電平信號的高、低電平可以控制二極管的開關狀態，從而在輸出端得到相應的高、低電平信號。在上面的分析中，假定VD的反向內阻為無窮大，但是從二極管伏安特性曲線中可以看出，加反向電壓時會有微弱的漏電流流過二極管，因此開關截止時的電阻不是無限大。另外，正向導通時的電阻往往也不能忽略。
2. 二極管的反向恢復時間
電路狀態發生轉換時，即加到二極管兩端的電壓突然反向時，電路狀態不能瞬間改變。如圖2.5所示，外加輸入反向電壓突然變成正向時，要等到PN結內建立起足夠的電荷梯度后才開始有擴散電流形成，所以正向導通電流的建立要滯后一些。而當輸入正向電壓突然變成反向時，由于PN結中還有一定數量的存儲電荷，所以有較大的瞬態反向電流，隨著存儲電荷的消散，反向電流迅速衰減并趨近于穩態時的反向漏電流。圖2.5中的反向電流脈沖反映了這一特性。瞬態反向電流的大小和持續時間的長短與正向導通時電流的大小、反向電壓的大小、外電路電阻的阻值大小以及二極管本身的特性有關。
反向電流持續的時間用反向恢復時間表示，同時也是二極管作為開關使用時的開關時間。定義為反向電流從其峰值衰減到峰值的十分之一所經過的時間，通常在幾納秒以內。
2.1.2 三極管及其開關特性
三極管有三種工作狀態：截止、放大和飽和。在數字電路中常常使三極管處在截止或者飽和導通狀態。
1. 三極管的開關狀態
NPN型雙極型晶體三極管的共射極接法如圖2.6(a)所示，其輸出特性曲線如圖2.6(b)所示。作為開關使用時，三極管往往工作在截止區和飽和區。
(a) 共射極接法 (b) 三極管輸出特性曲線
圖2.6 三極管電路及輸出特性
當輸入信號足夠大使得三極管處于飽和導通狀態時，集射極之間的電壓非常小，按硅管計算，一般不超過0.3 V，此時輸出端電壓=V，即輸出低電平。當輸入信號比較小使得三極管處于截止狀態時，c、e間截止，集電極電流為零，所以=V，即輸出高電平。
在電路中選取適當的電壓、電阻參數，使三極管處于開關狀態。三極管的截止狀態是指基極和射極之間的電壓小于PN結導通電壓0.7 V(以硅管為例)，集電結和發射結都反向偏置的狀態，此時，；三極管的飽和導通狀態是指V，而且集電結和發射結都處于正向偏置的狀態，此時(是三極管的放大倍數)；放大狀態是介于截止和飽和狀態之間的第三種狀態，當V，即發射結正向偏置，但集電結反向偏置時，，，數字電路中往往不使用此狀態。除此之外，在某種特殊的情況下，可能出現發射結反向偏置、集電結正向偏置的狀態，稱為三極管的“倒置”狀態，相當于c、e端互換，此時(是倒置狀態的放大倍數，通常為0.01～0.02)，。
2. 三極管的開關時間
當三極管處于截止區時，b端和c端、c端和e端間沒有電流，相當于兩個斷開的開關；當三極管處于飽和導通區時，b端和c端經過一個PN結導通，c端和e端之間電壓很小，相當于短路，因此可以看作一個閉合開關。
三極管可以看作兩個背對背的PN結，當圖2.6(a)中的電路的狀態發生瞬間變化時，由于PN結內電荷的建立和消散都需要一定的時間，所以集電極電流的變化將滯后于的變化，，因此的變化滯后于的變化，如圖2.7所示。
定義從輸入正脈沖作用的瞬間開始到集電極電流上升到0.9所需的時間為開關的開啟時間。這里為集電極電流的最大值，若三極管導通后處于飽和區，則就是集電極飽和電流。定義從輸入正脈沖結束的時刻到下降到0.1所需的時間為開關的關閉時間。
和時間的長短與三極管本身的特性有關，也與三極管的使用情況有關，正向基極電流越大，越短，但同時將使三極管飽和程度加深，加長。
2.1.3 MOS管及其開關特性
三極管中參與導電的載流子有兩種。少數載流子的漂移運動受到光照、溫度及輻射的影響較大，故其溫度特性較差。MOS管是一種單極型半導體器件，內部只有一種載流子，即多子進行導電。多子受光照、溫度及輻射等外部因素的影響較小，故其溫度特性較好。本節介紹MOS管及其開關特性。
1.MOS管的分類
MOS管按其溝道和工作類型可分成四種：N溝道增強型、N溝道耗盡型、P溝道增強型、P溝道耗盡型。
1) N溝道增強型
圖2.8(a)所示為N溝道增強型場效應管的結構圖。在一個P型材料制成的襯底上，做兩個高摻雜的N型擴散區，并引出兩個端子，分別叫作源極(S)和漏極(D)。襯底的上表面做一層SiO2絕緣層，其上引出一個端子，叫作柵極(G)。由于柵極和其他極之間都是絕緣的，因此又叫作絕緣柵型場效應管。沒有外加電壓時源極和漏極之間沒有導電溝道，因此沒有電流存在。當在柵極和源極之間加上一定大小的電壓時，開始在漏極和源極之間產生導電溝道，隨著正柵極電壓的增加，導電溝道擴大(增強)，故稱為N溝道增強型場效應管。導電溝道剛剛形成時對應的柵極電壓稱為開啟電壓。由于N溝道增強型管溝道中的載流子是電子，遷移率較高，工作速度較快，所以目前其應用十分廣泛。
2) N溝道耗盡型
圖2.8(b)所示為N溝道耗盡型場效應管的結構圖。與上述增強型NMOS管相同，N溝道耗盡型MOS管的襯底也是P型，漏區和源區是N型，不同的是，在沒有外加電壓時就有導電溝道存在。當在柵極和源極之間加上負向電壓時，N型導電溝道變淺；當柵極負向電壓達到一定數值時，能夠將電子導電溝道全部耗盡，此時MOS管不再導通，故稱為N溝道耗盡型MOS管。導電溝道剛剛耗盡時的柵極電壓稱為夾斷電壓。
圖2.8 NMOS管的結構圖及邏輯符號
3) P溝道增強型
圖2.9(a)所示為P溝道增強型場效應管的結構圖。在N型襯底上擴散兩個P型的漏區和源區，在柵壓低于一定的負壓，即開啟電壓時，形成P型空穴導電溝道；柵極電壓的絕對值越大，導電溝道越深。由于空穴載流子的遷移率約為電子遷移率的一半，因此相對于NMOS管來說，PMOS管的工作速度較低。
4) P溝道耗盡型
圖2.9(b)所示為P溝道耗盡型場效應管的結構圖。與上述耗盡型NMOS管相同，P溝道耗盡型場效應管在柵極電壓為0時就存在P型溝道。當柵極加上足夠大的正向電壓時，溝道被耗盡，MOS管截止。由于制造工藝上的困難，在數字集成電路中很少使用PMOS管。
圖2.9 PMOS管的結構圖
2. MOS管的輸入、輸出特性
從MOS管的制作過程可以看出其結構是對稱的，因此源極和漏極之間可以互換，通常NMOS管的源極接地，PMOS管的源極接高電平；而柵極與源極、漏極之間是絕緣的，不存在電流，柵極電壓控制著MOS管的導通或截止，因此屬于壓控器件。下面以N溝道增強型場效應管為例說明MOS管的輸入、輸出特性。
在增強型NMOS管的漏極和源極加上電壓，當柵極電壓為0時，漏極和源極之間沒有電流，當柵極加上大于開啟電壓的正向電壓時，有電流通過漏極和源極。其關系曲線如圖2.10所示。
圖2.10 NMOS管的輸入、輸出特性曲線
當時，襯底表面不能形成導電溝道，MOS管中沒有電流產生，此時為MOS管的截止狀態；當輸入電壓增強到時，恰好形成導電溝道；若較小，繼續增加，電路進入可變電阻區，此時若固定某一值，則有，該電阻受控制；當時，基本上由決定，與關系不大，；，稱為恒流區。
應當指出，由于MOS管在制作工藝和結構上的對稱性，在集成電路中漏極和源極是根據其電位高低(或電流流向)決定的。對于NMOS管，電位高的一端是漏極(D)，電位低的一端是源極(S)，電流從D流向S。對于PMOS管，電位低的一端是D端，電位高的一端是S端，電流從S流向D。
3. MOS管開關電路
用MOS管也可以做成開關電路，圖2.11(a)所示為用增強型NMOS管構成的開關電路。源極和襯底接地，漏極通過漏極電阻接電源，輸入電壓接在柵極和源極之間，輸出電壓為。輸入的低電平為0 V，高電平為，開啟電壓為/2。
當=0 V時，，MOS管截止，電路中沒有電流，此時是高電平；當時，，MOS管導通，。若較小，則。可見，這是一個受輸入電壓控制的開關電路。其導通電阻較小，截止時電阻無窮大。其開關等效電路如圖2.11(b)所示。由于電容效應，G和S間相當于一個電容，MOS管截止時，D和S間無電流經過，相當于一個斷開的開關；MOS管導通時，D和S間有流過電阻的電流，相當于一個有電阻的閉合開關。
(a) MOS管開關電路結構 (b) 開關等效電路
圖2.11 MOS管開關電路及其等效電路
2.2 分立元件門電路
2.2.1 二極管與門和或門
最簡單的與門和或門都可以用二極管和電阻構成，圖2.12所示為兩輸入端與門和或門以及它們的邏輯符號。假設V，輸入端的高電平為V，低電平為V，二極管的導通電壓為0.7 V。在圖2.12(a)中，輸入端A、B只要有一個輸入，則必有一個二極管導通，由于“鉗位”作用，輸出Ya =0.7 V；若A、B同時為，輸出Ya =3.7 V，所以是邏輯“與”的關系，其邏輯符號如圖2.12(c)上圖所示。在圖2.12(b)中，輸入端A、B只要有一個輸入，則必有一個二極管導通，由于“鉗位”作用，輸出Yb =2.3 V；若A、B同時為，輸出Yb =0 V，所以是邏輯“或”的關系，其邏輯符號如圖2.12(c)下圖所示。
(a) 與門 (b) 或門 (c) 邏輯符號
圖2.12 二極管門電路
通常規定低電平的范圍是0～0.8 V，高電平的范圍是2～5 V，因此上述兩種邏輯電路的電壓功能表和真值表如表2.1和表2.2所示。
表2.1 與門和或門的電壓功能表
A/V
B/V
Ya/V
Yb/V
0
0
0.7
0
0
3
0.7
2.3
3
0
0.7
2.3
3
3
3.7
2.3
表2.2 與門和或門的真值表
A
B
Ya
Yb
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
1
二極管組成的與門和或門電路結構簡單，但是存在很大的缺點。一是存在輸出電平偏移的問題，以二極管與門為例，如圖2.13所示，兩個與門級聯。當輸入一個低電平信號時，理論上輸出端電平為Y=。但是由于二極管上存在導通電壓，從輸入端到點P時輸出電平為0.7 V，再通過第二級與門后輸出Y=1.4 V，不是有效的低電平，即輸出電平發生了嚴重的偏移。二是輸出端接負載時，負載電阻的改變有時會影響輸出的高電平�？梢�，僅用二極管門電路無法制作出具有標準化輸出電平的集成電路，這種電路只用于集成電路內部的邏輯單元。
2.2.2 三極管非門
在圖2.6所示的開關電路中，當輸入時，輸出；而當輸入時，輸出。因此這是一個非門電路。
2.2.3 MOS管非門
不難發現，前面分析的如圖2.11(a)所示的MOS管開關電路實質就是一個非門電路。當=0 V時，MOS管截止，(高電平)；當時，MOS管導通，，若較小，則。
這里介紹分立元件門電路的結構，旨在體會邏輯運算是如何與具體電路結合起來的。雖然分立元件門電路結構簡單，但使用中存在電平偏移、輸出電阻大、負載能力弱等缺點，已被集成電路所代替。
2.3 TTL門電路
TTL(Transistor-Transistor Logic)門電路的輸入、輸出級主要由晶體管組成，所以稱為晶體管-晶體管邏輯門，簡稱TTL門電路。反相器是使用較普遍、結構最簡單的一種TTL集成邏輯門。本節主要介紹集成TTL反相器的工作原理及其外部特性，并簡要介紹了其他類型的TTL門電路的工作原理。
2.3.1 TTL反相器的電路結構和工作原理
1.TTL反相器的電路結構
TTL反相器的電路結構如圖2.14所示。
圖2.14 TTL反相器的電路結構
TTL反相器電路由三部分組成：第一部分是由晶體管VT1和電阻R1組成的輸入級，第二部分是由晶體管VT2，電阻R2、R3組成的反相級，第三部分是由晶體管VT4、VT5，電阻R4及二極管VD2組成的輸出級。為了保護電路的輸入端，常在輸入端和地之間反向接一個二極管VD1，它既可以抑制輸入端可能出現的負極性干擾脈沖，又可以防止輸入電壓為負時VT1的發射極電流過大，對電路的基本功能沒有影響。
設電源電壓V，輸入信號高、低電平分別為V，V，PN結的開啟電壓=0.7 V。當時，VT1的發射結必然導通，此后基極電位被鉗位在V，所以VT2的發射結不會導通。由于VT1的集電極回路電阻為R2和VT2的集電結反向電阻之和，阻值很大，因此VT1工作在深度飽和狀態，。此時VT1的集電極電流極小，可忽略不計。VT2截止后，發射極電流為0，為低電平，因此VT5截止，集電極電流為0，經過R2接VT4基極，VT4導通后處于放大狀態，基極電流非常小，R2上壓降很小，若忽略其壓降，則輸出電壓=。
當時，若先不考慮VT2的存在，則應有V。這一電壓可以使三個PN結導通，故VT2、VT5發射結必然導通，之后便被鉗位在2.1 V，所以實際上不可能等于4.1 V，只能是2.1 V左右。VT1的發射結反向偏置，集電結正向偏置，VT1的這種狀態叫作“倒置”狀態，相當于C、E端互換。VT2導通使降低而升高，導致VT4截止、VT5導通，輸出電壓V =。
綜上所述，時，；時，，輸入與輸出是相反的關系，即。
由于VT2的集電極輸出的電壓信號和發射極輸出的電壓信號的變化方向相反，因此把這一級叫作反相級。輸出級的工作特點是在穩定狀態下，VT4和VT5總是一個導通而另一個截止，通常把這種形式的電路稱為推拉式電路或圖騰柱輸出電路。推拉式電路可以有效地降低輸出級的靜態功耗并提高驅動負載的能力。VT4發射極下面的二極管VD2可以保證當VT5飽和導通時，VT4可靠地截止。
2. TTL反相器的電壓傳輸特性
圖2.15反映了TTL反相器的輸出端電壓隨輸入端電壓變化的曲線，即電壓傳輸特性曲線。
圖2.15 TTL反相器的電壓傳輸特性曲線
輸入電壓從0開始升高，在AB段，V，V，VT2和VT5截止，VT4導通，輸出電平V。該區域稱作特性曲線的截止區。
在BC段，V，因此VT2導通而VT5截止，這時VT2工作在放大區，隨著的升高，和線性下降。該區域稱作特性曲線的線性區。
升高到1.4 V左右時進入CD段，此時，VT2和VT5將同時導通，VT4截止，輸出電位急劇下降為低電平。該區域稱作特性曲線的轉折區。轉折區中點對應的輸入電壓稱為閾值電壓或門檻電壓，用表示。
繼續升高，進入特性曲線的DE段，不再變化。該區域稱作特性曲線的飽和區。
3. 輸入端噪聲容限
從電壓傳輸特性上看到，當輸入信號在一定范圍內偏離正常的低電平(0 V)而升高時，輸出的高電平并不立刻改變。同樣，當輸入信號在一定范圍內偏離正常的高電平(3.4 V)而降低時，輸出的低電平也不會馬上改變。因此，允許輸入的高、低電平信號各有一個波動范圍。在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍被稱為輸入端噪聲容限。
規定輸出高電平的下限為，輸出低電平的上限為，如圖2.16所示。同時可以確定，當輸出為時的輸入最大低電平為，輸出為時的輸入最小高電平為。
圖2.16 輸入端噪聲容限
當進行多個門電路的級聯時，前一級門電路的輸出就是后一級門電路的輸入。對后一級來說，輸入低電平信號可能出現的最大值即。由此可得輸入為低電平時的噪聲容限為
(2-1)
同理，輸入為高電平時的噪聲容限為
(2-2)
74系列TTL門電路的標準參數值為，，，，故可得，。
2.3.2 TTL反相器的外部特性
與組成電路的內部元件的特性相比，門電路的輸入端和輸出端的伏安特性稱作門電路的外部特性，研究輸入特性和輸出特性是正確處理門電路與門電路之間、門電路和其他電路之間連接問題的前提。
1. 輸入特性
在圖2.14所示的TTL反相器電路中，若考慮輸入信號為高電平或低電平，電路達到穩態時的情況，可以忽略VT2和VT5的b-c結反向電流以及R3對VT5基極回路的影響，將輸入端的等效電路畫成如圖2.17所示的形式。
當，時，輸入低電平電流為
(2-3)
此時的輸入電流叫作輸入短路電流。常用的輸入低電平為，用同樣的方法求出該輸入下的輸入電流。在做近似分析計算時，經常用手冊上給出的近似代替使用。負號表示實際電流的方向是流出輸入端的。
當時，VT1管處于的狀態，即倒置狀態。此時相當于把原來的集電極和發射極互換使用。倒置時三極管的電流放大系數很小(<0.01)，所以高電平輸入電流也很小。74系列門電路每個輸入端的值在40以下。輸入電流隨輸入電壓變化的曲線，即輸入特性曲線如圖2.18所示。
圖2.17 TTL反相器的輸入端等效電路
圖2.18 TTL反相器的輸入特性曲線
輸入電壓介于高、低電平之間的情況較為復雜，但考慮到這種情況通常只發生在輸入信號電平轉換的短暫過程中，因此就不做詳細分析了。
2. 輸出特性
1) 高電平輸出特性
根據前面的分析，當時，圖2.14所示反相器中的VT4和VD2導通，VT5截止，輸出端的等效電路可以畫成如圖2.19所示的形式。
由圖2.19可見，VT4工作在射極輸出狀態，電路的輸出電阻很小。在負載電流較小的范圍內，負載電流的變化對的影響很小。TTL反向器高電平輸出特性曲線如圖2.20所示。
隨著負載電流絕對值的增加，R4上的壓降也隨之加大，最終將使VT4的b-c結變為正向偏置，VT4進入飽和狀態。這時VT4將失去射極跟隨能力，因而隨絕對值的增加幾乎呈線性下降。圖2.20所示為74系列門電路在輸出為高電平時的特性曲線。該曲線表示出，在以后，隨著的增加，以較快的趨勢下降。
手冊上給出的高電平輸出電流的最大值要比5 mA小得多，這是受到功耗的限制。74系列門電路的運用條件規定，輸出為高電平時，最大負載電流不能超過0.4 mA。如果，那么當時，門電路內部消耗的功率已達到1 mW。
圖2.19 TTL反相器高電平輸出等效電路
圖2.20 TTL反相器高電平輸出特性曲線
2) 低電平輸出特性
輸出電平為低電平時，輸出極VT5管飽和導通而VT4管截止，輸出端的等效電路如圖2.21所示。由于VT5處于深度飽和導通狀態，其c-e間內阻非常小(<)，所以負載電流增加時，輸出的低電平僅稍有升高。圖2.22所示為TTL反相器的低電平輸出特性曲線，可以看出，與的關系在較大范圍內呈線性。
圖2.21 TTL反相器低電平輸出等效電路
圖2.22 TTL反相器低電平輸出特性曲線
3. 門電路的扇出系數
門電路級聯時，上一級門電路可以驅動下一級門電路的最大個數稱為門電路的扇出系數。扇出系數通常由門電路的輸入特性和輸出特性決定。
【例2-1】 在圖2.23所示的電路中，試計算門電路最多可以驅動多少個同樣的門電路負載。要求輸出的高、低電平滿足，。
解：
首先計算保證時可以驅動的門電路數目。
從圖2.22所示的低電平輸出特性曲線中可查到，時的負載電流。這時的負載電流是所有負載門的輸入電流之和。從圖2.18所示的輸入特性曲線中又可查到，當時每個門的輸入電流為，于是得到電流絕對值間的關系為
即可以驅動的負載個數。
其次，再計算保證時能驅動的負載門數目。從圖2.20所示的高電平輸出特性曲線中可查到，時對應的為-7.5 mA。但手冊上同時又規定< 0.4 mA，故應取計算。由圖2.18所示的輸入特性曲線可知，每個輸入端的高電平輸入電流，故可得
即。
綜合以上兩種情況可以得出結論：在給定的輸入、輸出特性曲線下，74系列的反相器可以驅動同類型反相器的最大數目是N =10。這個數值也叫作門電路的扇出系數。
從這個例子中還可以看到，由于門電路無論在輸出高電平還是輸出低電平時均有一定的輸出電阻，所以輸出的高、低電平都要隨負載電流的改變而發生變化。這種變化越小，說明門電路帶負載的能力越強。有時也用輸出電平的變化不超過某一規定值時允許的最大負載電流來定量表示門電路帶負載能力的大小。
4. 輸入端負載特性
在具體使用門電路時，有時需要在輸入端與地之間或者輸入端與信號的低電平之間接入電阻，如圖2.24(a)所示，若G1輸出低電平，則視為G2的輸入端負載。
由圖2.24(a)可知，因為輸入電流流過，這就必然會在上產生壓降而形成輸入端電位。而且，越大，也越高。
圖2.24(b)所示的曲線給出了隨變化的規律，即輸入端負載特性曲線。由圖2.24(b)可知
(2-4)
上式表明，在的條件下，幾乎與成正比。但是當上升到1.4 V以后，和的發射結同時導通，將鉗在了2.1 V左右，所以即使再增大，也不會再升高了。這時與的關系也就不再遵守式(2-4)的關系，特性曲線趨近于=1.4 V的一條水平線。
(a) 門電路級聯 (b) 輸入端負載特性曲線
圖2.24 輸入端負載特性
【例2-2】 在圖2.24(a)所示電路中，為保證門電路輸出的高、低電平能正確地傳送到門電路的輸入端，要求時，時，試計算的最大允許值是多少。已知和均為74系列反相器，，=3.4 V，=0.2 V，=2.0 V，=0.8 V。和的輸入特性曲線和輸出特性曲線如圖2.18、圖2.20和圖2.22所示。
解：
首先計算、時的允許值。由圖2.24可得
(2-5)
從圖2.18所示的輸入特性曲線上查到時的輸入電流=0.04 mA，代入式(2-5)得到
其次，再計算、時的允許值。由圖2.24可見，當的接地端改接至時，應滿足如下關系式：
故得到
(2-6)
將給定參數代入上式后得出。
綜合以上兩種情況，應取。也就是說和之間串聯的電阻不應大于690 ，否則當時，可能超過。
2.3.3 TTL反相器的動態特性
1. 傳輸延遲時間
在TTL電路中，由于二極管和三極管從導通變為截止或從截止變為導通都需要一定的時間，而且還有二極管、三極管以及電阻、連接線等的寄生電容存在，所以把理想的矩形電壓信號加到TTL反相器的輸入端時，輸出電壓的波形不僅要比輸入信號滯后，而且波形的上升沿和下降沿也將變壞，如圖2.25所示。
我們把輸出電壓波形滯后于輸入電壓波形的時間叫作傳輸延遲時間。通常將輸出電壓由低電平跳變為高電平時的傳輸延遲時間記作，把輸出電壓由高電平跳變為低電平時的傳輸延遲時間記作。和的定義方法如圖2.25所示。
在74系列門電路中，由于輸出級的管導通時工作在深度飽和狀態，所以它從導通轉為截止時(對應于輸出由低電平跳變為高電平時)的開關時間較長，致使略大于。通常用平均傳輸延遲時間來表征門電路的開關速度，。
因為傳輸延遲時間和電路的許多分布參數有關，不易準確計算，所以和的數值最后都是通過實驗方法測定的。這些參數可以從產品手冊上查到。
圖2.25 TTL反相器的動態電壓波形
2. 交流噪聲容限
由于TTL電路中存在三極管的開關時間和分布電容的充放電過程，因而輸入信號狀態變化時必須有足夠的變化幅度和作用時間才能使輸出狀態改變。在輸入信號為窄脈沖，而且脈沖寬度接近于門電路傳輸延遲時間的情況下，為使輸出狀態改變所需要的脈沖幅度將遠大于信號為直流時所需要的信號變化幅度。因此，門電路對這類窄脈沖的噪聲容限——交流噪聲容限高于前面講過的直流噪聲容限。
圖2.26所示為輸入為不同寬度的窄脈沖時TTL反相器的交流噪聲容限曲線。圖中以表示輸入脈沖寬度，以表示輸入脈沖幅度。在圖2.26(a)中，將輸出高電平降至2.0 V時輸入正脈沖的幅度定義為正脈沖噪聲容限。在圖2.26(b)中，將輸出低電平上升至0.8 V時輸入負脈沖的幅度定義為負脈沖噪聲容限。
(a) 正脈沖噪聲容限 (b) 負脈沖噪聲容限
圖2.26 TTL反相器的交流噪聲容限
因為絕大多數TTL門電路的傳輸延遲時間都在50 ns以內，所以當輸入脈沖的寬度達到微秒的數量級時，在信號作用時間內電路已達到穩態，應將輸入信號按直流信號處理。
3. 電源的動態尖峰電流
通過對TTL反相器電路的計算發現，在穩定狀態下，輸出電平不同時，電路從電源所取得的電流也不一樣。由圖2.27(a)可見，當時，為高電平，若，則、和導通，截止，電源電流等于和之和。前面已經講過，當和同時導通時，被鉗在2.1 V左右。假定發射結的導通壓降為0.7 V，飽和導通壓降，則。于是得到
(2-7)
故得
當時，設，由圖2.27(b)可見，這時和導通，和截止。因為輸出端沒有接負載，沒有電流通過，所以電源電流等于。如果取發射結的導通壓降為0.7 V，則，于是得到
(2-8)
(a) (b)
圖2.27 TTL反相器電源電流的計算
在動態情況下，特別是在輸出電壓由低電平突然轉變成高電平的過渡過程中，由于原來工作在深度飽和狀態，所以的導通必然先于的截止，這樣就出現了短時間內和同時導通的狀態，有很大的瞬間電流流經和，使電源電流出現尖峰脈沖，如圖2.28所示。
由圖2.29可見，如果從高電平跳變成低電平的瞬間，尚未脫離飽和導通狀態而已飽和導通，則電源電流的最大瞬時值為
(2-9)
故得到
圖2.28 TTL反相器的電源動態尖峰電流
圖2.29 TTL反相器電源尖峰電流的計算
電源尖峰電流帶來的影響主要表現為兩個方面。首先，它使電源的平均電流增加了。而且從圖2.28上不難看出，信號的重復頻率越高，門電路的傳輸延遲時間越長，電流平均值增加得越多。在計算系統的電源容量時必須注意這一點。
其次，當系統中有許多門電路同時轉換工作狀態時，電源的瞬間尖峰電流數值很大，這個尖峰電流將通過電源線和地線以及電源的內阻形成一個系統內部的噪聲源。因此，在系統設計時應采取有效的措施將這個噪聲抑制在允許的限度以內。
從圖2.28上還可以看到，在輸入電壓由高電平變為低電平的過程中，也有一個不大的電源尖峰電流產生。但由于導通時一般并非工作在飽和狀態，能夠較快地截止，所以和同時導通的時間極短，不可能產生很大的瞬間電源電流。在計算電源容量時，可以不考慮它的影響。
為便于計算尖峰電流的平均值，可以按照圖2.29所示的電路，近似地把電源的尖峰電流視為三角波，并認為尖峰電流的持續時間等于傳輸延遲時間，如圖2.30所示。圖中的T為信號重復周期。
圖2.30 電源尖峰電流的近似波形
一個周期內尖峰脈沖的平均值為
(2-10)
或以脈沖重復頻率表示為
(2-11)
如果每個周期中輸出高、低電平的持續時間相等，在考慮電源動態尖峰電流的影響之后，電源電流的平均值將為
(2-12)
【例2-3】 若74系列TTL反相器的電路參數如圖2.14所示，并知，試計算在的矩形波輸入電壓信號作用下電源電流的平均值。已知輸入電壓信號的占空比(高電平持續時間與周期之比)為50%。
解：
在圖2.14所示的電路參數下，根據式(2-7)、式(2-8)和式(2-9)已計算出，，。將這些數值及給定的、值代入式(2-12)得到
這個結果比單純地用和平均所得到的數值增加了53%。由此可見，工作頻率較高時，不能忽視尖峰電流對電源平均電流的影響。
2.3.4 其他類型的TTL門電路
1. 其他邏輯功能的門電路
為便于實現各種不同的邏輯函數，在門電路的定型產品中除了反相器以外，還有與門、或門、與非門、或非門、與或非門和異或門幾種常見的類型。盡管它們的邏輯功能各異，但其輸入端、端出端的電路結構形式與反相器基本相同。因此前面所講的反相器的輸入特性和輸出特性對這些門電路同樣適用。
1) 與非門
圖2.31(a)所示為74系列TTL與非門的典型電路。它與圖2.14所示的反相器電路的區別在于輸入端改成了多發射極三極管。
多發射極三極管的結構如圖2.31(b)左圖所示。它的基區和集電區是共用的，而在P型的基區上制作了兩個(或多個)高摻雜的N型區，形成兩個互相獨立的發射極。可以把多發射極三極管看作兩個發射極獨立而基極和集電極分別并聯在一起的三極管，如圖2.31(b)右圖所示。
在圖2.31所示的與非門電路中，只要A、B當中有一個接低電平，則必有一個發射結導通，并將的基極電位鉗在0.9 V(假定，)。這時和都不導通，輸出為高電平。只有當A、B同時為高電平時，和才同時導通，并使輸出為低電平。因此，Y和A、B之間為與非關系，即。
(a) TTL與非門電路結構 (b) 多發射極三極管
圖2.31 TTL與非門電路
可見，TTL電路中的與邏輯關系是利用的多發射極結構實現的。
與非門輸出電路的結構和電路參數與反相器相同，所以反相器的輸出特性也適用于與非門。
在計算與非門每個輸入端的輸入電流時，應根據輸入端的不同工作狀態區別對待。在把兩個輸入端并聯使用時，由圖2.31可以看出，低電平輸入電流可按式(2-8)計算，所以和反相器相同。而輸入接高電平時，和分別為兩個倒置三極管的等效集電極，所以總的輸入電流為單個輸入端的高電平輸入電流的兩倍。
如果A、B一個接高電平而另一個接低電平，則低電平輸入電流與反相器的基本相同，而高電平輸入電流比反相器的略大一些。
2) 或非門
TTL或非門的典型電路如圖2.32所示。
圖2.32 TTL或非門電路
圖2.32中，、和所組成的電路與、和所組成的電路完全相同。當A為高電平時，和同時導通，截止，輸出Y為低電平。當B為高電平時，和同時導通，截止，輸出Y也是低電平。只有當A、B都為低電平時，和同時截止，截止而導通，從而使輸出Y成為高電平。因此，Y和A、B間為或非關系，即。
可見，或非門中的或邏輯關系是通過將和兩個三極管的輸出端并聯來實現的。
由于或非門的輸入端和輸出端電路結構與反相器相同，所以輸入特性和輸出特性也和反相器一樣。
3) 與或非門
若將圖2.32所示的或非門電路中的每個輸入端都改用多發射極三極管，就得到了如圖2.33所示的與或非門電路。
由圖2.33可見，當A、B同時為高電平時，、導通而截止，輸出Y為低電平。同理，當C、D同時為高電平時，、導通而截止，也使Y為低電平。只有當A、B和C、D每一組輸入都不同時為高電平時，和才同時截止，使截止而導通，輸出Y為高電平。因此，Y和A、B及C、D間是與或非關系，即。
4) 異或門
TTL異或門的典型電路如圖2.34所示。
圖2.33 TTL與或非門電路
圖2.34 TTL異或門電路
圖2.34中虛線以右部分和或非門的反相級、輸出級相同，只要和當中有一個基極為高電平，都能使截止、導通，輸出為低電平。
若A、B同時為高電平，則、導通而截止，輸出為低電平。反之，若A、B同時為低電平，則和同時截止，使和導通而截止，輸出也為低電平。
當A、B中一個是高電平而另一個是低電平時，正向飽和導通、截止。同時，由于A、B中必有一個是高電平，使、中有一個導通，從而使截止。、同時截止以后，導通，截止，故輸出為高電平。因此，Y和A、B間為異或關系，即。
與非門、或非門電路是在與門、或門電路的基礎上在電路內部增加一級反相級所構成的。因此，與門、或門的輸入電路及輸出電路和與非門、或非門的相同。這兩種門電路的具體電路和工作原理就不一一介紹了。
2. 集電極開路的門電路
雖然推拉式輸出電路結構具有輸出電阻很低的優點，但使用時有一定的局限性。首先，不能把它們的輸出端并聯使用。如圖2.35所示，倘若一個門的輸出是高電平而另一個門的輸出是低電平，則輸出端并聯以后必然有很大的負載電流同時流過這兩個門的輸出級。這個電流的數值將遠遠超過正常工作電流，可能使門電路損壞。
其次，在采用推拉式輸出級的門電路中，電源一經確定(通常規定工作在 5 V)，輸出的高電平也就固定了，因而無法滿足對不同輸出高、低電平的需要。此外，推拉式電路結構也不能滿足驅動較大電流、較高電壓的負載要求。
克服上述局限性的方法就是把輸出級改為集電極開路的三極管結構，做成集電極開路的門電路(Open Collector Gate)，簡稱OC門。
圖2.36給出了OC門的電路結構和圖形符號。這種門電路在工作時需要外接負載電阻和電源。只要電阻的阻值和電源電壓的數值選擇得當，就能夠做到既保證輸出的高、低電平符合要求，輸出端三極管的負載電流也不會過大。
圖2.35 推拉式輸出級并聯的情況
圖2.36 集電極開路與非門的電路結構和圖形符號
圖2.37是將兩個OC結構與非門的輸出并聯的例子。由圖可知，只有A、B同時為高電平時才導通，輸出低電平，故。同理，�，F將、兩條輸出線直接接在一起，因而只要、中有一個是低電平，Y就是低電平。只有、同時為高電平時，Y才為高電平，即。Y和、之間的這種連接方式稱為“線與”，在邏輯圖中用方框表示。因為，所以將兩個OC結構的與非門線與連接即可得到與或非的邏輯功能。
圖2.37 OC門輸出并聯的接法及邏輯圖
由于和同時截止時輸出的高電平為，而的電壓數值可以不同于門電路本身的電源，所以只要根據要求選擇的大小，就可以得到所需的值。
另外，有些OC門的輸出管設計得尺寸較大，足以承受較大電流和較高電壓。例如SN7407輸出管允許的最大負載電流為40 mA，截止時耐壓30 V，足以直接驅動小型繼電器。
下面簡要地介紹一下OC門外接負載電阻的計算方法。在圖2.38(a)所示的電路中，假定將n個OC門的輸出端并聯使用，負載是m個TTL與非門的輸入端。
當所有OC門同時截止時，輸出為高電平。為保證高電平不低于規定的值，顯然不能選得過大。據此便可列出計算最大值的公式為
(2-13)
式中：為外接電源電壓；為每個OC門輸出三極管截止時的漏電流；為負載門每個輸入端的高電平輸入電流。圖中標出了此時各個電流的實際流向。
當OC門中只有一個導通時，電流的實際流向如圖2.38(b)所示。因為這時負載電流全部流入導通的那個OC門，所以值不可太小，以確保流入導通OC門的電流不致超過最大允許的負載電流。由此得到計算最小值的公式為
(2-14)
式中：為規定的輸出低電平；為負載門的數目(如果負載門為或非門，為輸入端數目)；為每個負載門的低電平輸入電流。
最后選定的值應介于式(2-13)和式(2-14)所規定的最大值與最小值之間。除了與非門和反相器以外，與門、或門、或非門等都可以做成集電極開路的輸出結構，而且外接負載電阻的計算方法也相同。
(a) 計算OC門負載電阻最大值的電路示意圖 (b) 計算OC門負載電阻最小值的電路示意圖
圖2.38 計算OC門負載電阻最大值和最小值的工作狀態
3. 三態輸出門電路
三態輸出門(Three-State Output Gate)，簡稱TS門，是在普通門電路的基礎上附加控制電路而構成的。
圖2.39給出了三態輸出門的電路圖及圖形符號。其中圖2.39(a)所示電路的控制端EN為高電平時(EN=1)，P點為高電平，二極管VD截止，電路的工作狀態和普通的與非門沒有區別。這時，可能是高電平，也可能是低電平，視A、B的狀態而定。而當控制端EN為低電平時(EN=0)，P點為低電平，截止。同時，二極管VD導通，的基極電位被鉗在0.7 V，使截止。由于和同時截止，所以輸出端呈高阻狀態。這樣輸出端就有三種可能出現的狀態：高阻、高電平和低電平。故稱這種門電路為三態輸出門。
因為圖2.39(a)所示電路在EN=1時為正常的與非工作狀態，所以稱為控制端高電平有效。而在圖2.39(b)所示電路中，EN=0時為工作狀態，故稱為控制端低電平有效。
(a) 控制端高電平有效 (b)控制端低電平有效
圖2.39 三態輸出門的電路圖和圖形符號
在一些復雜的數字系統(如微型計算機)中，為了減少各個單元電路之間連線的數目，希望能在同一條導線上分時傳遞若干個門電路的輸出信號。這時可采用如圖2.40(a)所示的連接方式：圖中～均為三態與非門。只要在工作時控制各個門的EN端輪流等于1，而且任何時候僅有一個等于1，就可以把各個門的輸出信號輪流送到公共的傳輸線——總線上而互不干擾。這種連接方式稱為總線結構。
三態輸出門還經常做成單輸入、單輸出的總線驅動器，并且輸入與輸出有同相和反相兩種類型。
利用三態輸出門電路還能實現數據的雙向傳輸。在圖2.40(b)所示的電路中，當EN=1時工作而為高阻態，數據經反相后送到總線上；當EN=0時工作而為高阻態，來自總線的數據經反相后由送出。
(a) 將三態輸出門接成總線結構 (b) 三態輸出門實現數據的雙向傳輸
圖2.40 三態輸出門的應用
2.3.5 TTL數字集成電路系列
TI公司最初生產的TTL電路取名為SN54/74系列，稱之為TTL基本系列。
為滿足用戶在提高工作速度和降低功耗這兩方面的要求，繼上述的74系列之后，TI公司又相繼研制和生產了74H系列、74S系列、74LS系列、74AS系列和74ALS系列等改進的TTL電路�，F將這幾種改進系列在電路結構和電氣特性上的特點分述如下，并比較了54系列與74系列的異同。
1. 74H系列
74H系列又稱高速系列。圖2.41所示為74H系列與非門(74H00)的電路結構。為了提高電路的開關速度，減小傳輸延遲時間，在電路結構上采取了兩項改進措施：一是在輸出級采用了達林頓結構，用和組成的復合三極管代替原來的；二是將所有電阻的阻值普遍降低為原來的一半左右。
采用達林頓結構進一步減小了門電路輸出高電平時的輸出電阻，從而提高了對負載電容的充電速度。減小了電路中各個電阻的阻值以后，不僅縮短了電路中各節點電位的上升時間和下降時間，也加速了三極管的開關過程。因此，74H系列門電路的平均傳輸延遲時間約為74系列門電路的一半，通常在10 ns以內。
減小電阻阻值帶來的不利影響是增加了電路的靜態功耗。74H系列門電路的平均電流約為74系列門電路的兩倍。這就是說，74H系列門電路工作速度的提高是用增加功耗的代價換取的。因此，74H系列門電路的改進效果不夠理想。
圖2.41 74H系列與非門(74H00)的電路結構
2. 74S系列
74S系列又稱肖特基系列。通過對74系列門電路動態過程的分析可以看到，三極管導通時工作處于深度飽和狀態是產生傳輸延遲時間的一個主要原因。如果能避免三極管導通時進入深度飽和狀態，那么傳輸延遲時間將大幅度減小。為此，在74S系列的門電路中，采用了抗飽和三極管(或稱為肖特基三極管)。
抗飽和三極管是由普通的雙極型三極管和肖特基勢壘二極管(Schottky Barrier Diode，SBD)組合而成的，如圖2.42所示。
和普通的PN結型二極管不同，肖特基勢壘二極管是由金屬和半導體接觸而形成的。它的制造工藝和TTL電路的常規工藝是完全相容的，以致無須增加工藝步驟即可得到SBD。由圖2.43可見，為了獲得鋁-N型硅接觸的SBD，只需在制作基極的鋁引線時把它延伸到N型的集電區半導體上就行了。而且，這個SBD的極性也恰好是基極一側為正，集電極一側為負。
圖2.42 抗飽和三極管
圖2.43 肖特基勢壘二極管的結構
由于SBD的開啟電壓很低，只有0.3～0.4 V，所以當三極管的b-c結進入正向偏置以后，SBD首先導通，并將b-c結的正向電壓鉗在0.3～0.4 V。此后從基極注入的過驅動電流從SBD流走，從而有效地制止了三極管進入深度飽和狀態。
圖2.44所示為74S系列與非門(74S00)的電路結構。其中、、、和都是抗飽和三極管。因為的b-c結不會出現正向偏置，亦即不會進入飽和狀態，所以不必改用抗飽和三極管。電路中仍采用了較小的電阻阻值(與74H系列相當)。
電路結構的另一個特點是用、和組成的有源電路代替了74H系列中的電阻，為管的發射結提供了一個有源泄放回路。在由截止變為導通的瞬間，由于的基極回路中串接了電阻，所以的基極必然先于的基極導通，使發射極的電流全部流入的基極，從而加速了的導通過程。而在穩態下，由于導通后產生的分流作用減少了的基極電流，也就減輕了的飽和程度，這又有利于加快從導通變為截止的過程。
當從導通變為截止以后，由于仍處于導通狀態，為的基極提供了一個瞬間的低內阻泄放回路，使得以迅速截止。因此，有源泄放回路的存在縮短了門電路的傳輸延遲時間。
此外，引進有源泄放電路還改善了門電路的電壓傳輸特性。因為的發射結必須經或的發射結才能導通，所以不存在導通而尚未導通的階段，而這個階段正是產生電壓傳輸特性線性區的根源，因此74S系列門電路的電壓傳輸特性曲線上沒有線性區，更接近于理想的開關特性，如圖2.45所示。從圖中可以看到，74S系列門電路的閾值電壓比74系列的要低一些。這是因為為抗飽和三極管，它的b-c極間存在SBD，所以開始導通所需要的輸入電壓比74系列門電路要低一點。
圖2.44 74S系列與非門(74S00)的電路結構
圖2.45 74S系列反相器的電壓傳輸特性曲線
采用抗飽和三極管和減小電路中電阻的阻值也帶來了一些缺點：首先，電路的功耗加大了；其次，由于脫離了深度飽和狀態，導致輸出低電平升高(最大值可達0.5 V左右)。
3. 74LS系列
性能比較理想的門電路應該是工作速度既快，功耗又小。然而從上面的分析中可以發現，縮短傳輸延遲時間和降低功耗對電路提出的要求往往是互相矛盾的。因此，只有用傳輸延遲時間和功耗的乘積(Delay-Power Produdct，簡稱延遲-功耗積或dp積)才能全面評價門電路性能的優劣。延遲-功耗積越小，電路的綜合性能越好。
為了得到更小的延遲-功耗積，在兼顧功耗與速度兩方面的基礎上又進一步開發了74LS系列(也稱為低功耗肖特基系列)。
圖2.46所示為74LS系列與非門(74LS00)的電路結構。為了降低功耗，74LS大幅度提高了電路中各個電阻的阻值。同時，將原來接地的一端改接輸出端，以減小導通時上的功耗。74LS系列門電路的功耗僅為74系列的1/5、74H系列的1/10。為了縮短傳輸延遲時間，提高開關工作速度，74LS沿用了74S系列提高工作速度的兩種方法：使用抗飽和三極管和引入有源泄放電路。同時，還將輸入端的多發射極三極管用SBD代替，因為這種二極管沒有電荷存儲效應，有利于提高工作速度。此外，為進一步加速電路開關狀態的轉換過程，又接入了、這兩個SBD。當輸出端由高電平跳變為低電平時，經的集電極和的基極為輸出端的負載電容提供了另一條放電回路，既加快了負載電容的放電速度，又為增加了基極驅動電流，加速了的導通過程。同時，也通過為的基極提供一個附加的低內阻放電通路，使更快地截止，這也有利于縮短傳輸延遲時間。由于采用了這一系列的措施，雖然電阻阻值增大了很多，但74LS的傳輸延遲時間仍可達到74系列的水平。74LS系列的延遲-功耗積是上述四種TTL電路系列中最小的一種，僅為74系列的1/5、74S系列的1/3。
圖2.46 74LS系列與非門(74LS00)的電路結構
74LS系列門電路的電壓傳輸特性曲線也沒有線性區，而且閾值電壓要比74系列低，約為1V左右。
4. 74AS和74ALS系列
74AS系列是為了進一步縮短傳輸延遲時間而設計的改進系列。它的電路結構與74LS系列相似，但是電路中采用了很低的電阻阻值，從而提高了工作速度。
74ALS系列是為了獲得更小的延遲-功耗積而設計的改進系列，它的延遲-功耗積是TTL電路所有系列中最小的。為了降低功耗，電路中采用了較高的電阻阻值，同時，通過改進生產工藝縮小了內部各個器件的尺寸，獲得了減小功耗、縮短延遲時間的雙重功效。此外，在電路結構上也做了局部的改進。
5. 54、54H、54S、54LS系列
54系列的TTL電路和74系列的TTL電路具有完全相同的電路結構和電氣性能參數。所不同的是，54系列比74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。74系列的工作環境溫度規定為0～70℃，電源電壓的工作范圍為5V±5%；而54系列的工作環境溫度為-55～ 125℃，電源電壓的工作范圍為5V±10%。
54H與74H、54S與74S以及54LS與74LS系列的區別也僅在于工作環境溫度與電源電壓工作范圍不同，就像54系列和74系列的區別那樣。
為便于比較，現將不同系列TTL電路的延遲時間、功耗和延遲-功耗積(dp積)列于表2.3中。
表2.3 不同系列TTL門電路的性能比較
74/54
74H/54H
74S/54S
74LS/54LS
74AS/54AS
74ALS/54ALS
tpd/ns
10
6
4
10
1.5
4
P/(mW/門)
10
22.5
20
2
20
1
dp積/(ns·mW)
100
135
80
20
30
4
在不同系列的TTL器件中，只要器件型號的后幾位數字一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。例如7420、74H20、74S20、74LS20、74ALS20都是雙4輸入與非門(內部有兩個4輸入端的與非門)，都采用14條引腳雙列直插式封裝，而且輸入端、輸出端、電源、地線的引腳位置也都是相同的。
2.4 CMOS門電路
2.4.1 CMOS反相器的電路結構和工作原理
1. 電路結構
由2.1.3節可知，MOS管開關電路滿足=0 V時，；時，。因此，這是一個反相器。用一個PMOS管代替圖2.11(a)中RD的位置，可以構成CMOS反相器，其基本電路結構形式為圖2.47所示的有源負載反相器。其中VTl是P溝道增強型MOS管，VT2是N溝道增強型MOS管。假設VTl和VT2的開啟電壓分別為VGS(th)P和VGS(th)N，令VDD>VGS(th)N ，那么當時，有
(2-15)
故VTl導通，且導通內阻很低(在足夠大時可小于1 kW)；而VT2截止，且截止內阻很高(可達～)。因此，輸出為高電平，。
當時，則有
故VTl截止而VT2導通，輸出為低電平，且。
可見，輸出與輸入之間為邏輯非的關系，而其結構由一個PMOS管和一個NMOS管構成，因此稱為CMOS反相器。
在圖2.47所示的反相器電路中，無論是高電平還是低電平，VTl和VT2總是工作在一個導通而另一個截止的狀態，即所謂互補狀態，所以把這種電路結構形式稱為互補對稱式金屬-氧化物-半導體電路(Complementary-SymmeteryMetal-Oxide-Semiconductor Gircuit)，簡稱CMOS電路。
由于靜態條件下，無論是高電平還是低電平，VTl和VT2中總有一個是截止的，而且截止內阻又極高，流過VTl和VT2的靜態電流極小，因而CMOS反相器的靜態功耗極小。這是CMOS電路最突出的一大優點。
2. 電壓傳輸特性和電流傳輸特性
在圖2.47所示的CMOS反相器電路中，設，且，VTl和VT2具有同樣的導通內阻和截止內阻，則輸出電壓隨輸入電壓變化的曲線，即電壓傳輸特性曲線如圖2.48所示。
圖2.47 CMOS反相器
圖2.48 CMOS反相器的電壓傳輸特性曲線
當反相器工作于電壓傳輸特性曲線的AB段時，由于，而，故VTl導通并工作在低內阻的電阻區，VT2截止，分壓的結果。
在BC段，，，，VTl和VT2同時導通。假設VTl和VT2的參數完全對稱，則時兩管的導通內阻相等，，即工作于電壓傳輸特性曲線轉折區的中點。因此，CMOS反相器的閾值電壓為。
在特性曲線的CD段，由于，使，故VTl截止，而，VT2導通，因此。
從圖2.48所示的曲線上還可以看到，CMOS反相器的電壓傳輸特性上不僅有，而且轉折區的變化率很大，因此它更接近于理想的開關特性。這種形式的電壓傳輸特性使CMOS反相器獲得了更大的輸入端噪聲容限。
圖2.49所示為漏極電流隨輸入電壓而變化的曲線，即所謂電流傳輸特性曲線。這個特性曲線也可以分成三個工作區。在AB段，因為VT2工作在截止狀態，內阻非常高，所以流過VTl和VT2的漏極電流幾乎等于零。在BC段，VTl、VT2同時導通，有電流流過VTl和VT2，而且附近的最大。考慮到CMOS電路的這一特點，在使用這類器件時不應使之長期工作在電流傳輸特性的BC段()，以防止器件因功耗過大而損壞。在CD段，因為VTl為截止狀態，內阻非常高，所以流過VTl和VT2的漏極電流也幾乎為零。
3. 輸入端噪聲容限
圖2.50中畫出了為不同數值時CMOS反相器的電壓傳輸特性曲線�？梢钥闯觯S著的增加，和也相應加大，而且每個值下的和始終保持相等。
圖2.49 CMOS反相器的電流傳輸特性曲線
圖2.50 不同VDD下CMOS反相器的噪聲容限
國產CC4000系列CMOS電路的性能指標中規定：在輸出高、低電平的變化不大于0.1的條件下，輸入信號低、高電平允許的最大變化量為和。測試結果表明，=>0.3。圖2.51中繪出了和隨變化的情況。圖中取(-0.05) V為的正常值，取0.05 V為的正常值。
圖2.51 CMOS反相器輸入端噪聲容限與VDD的關系
為了提高CMOS反相器的輸入端噪聲容限，可以適當提高，而這在TTL電路中是辦不到的。
2.4.2 CMOS反相器的外部特性
1. 輸入特性
CC4000系列CMOS反相器輸入保護電路的輸入特性曲線如圖2.52(a)所示。在 范圍內，輸入電流。當以后，迅速增大。而在以后，VD2經導通，的絕對值隨絕對值的增加而增加。二者絕對值的增加近似呈線性關系，變化的斜率由決定。
常見于74HC系列CMOS器件中的輸入保護電路的輸入特性曲線如圖2.52(b)所示。
(a) CC4000系列電路的輸入特性曲線 (b) 74HC系列電路的輸入特性曲線
圖2.52 CMOS反相器的輸入特性曲線
2. 輸出特性
1) 低電平輸出特性
當時，反相器的P溝道管截止、N溝道管導通，工作狀態如圖2.53所示。這時負載電流從負載電路注入VT2、輸出電平隨增加而升高，如圖2.54所示。因為這時的就是，就是，所以與的曲線實際上也就是VT2的漏極特性曲線。從曲線上還可以看到，由于VT2的導通內阻與的大小有關，越大，導通內阻越小，所以在同樣的值下，越高，VT2導通時的越大，也越低。
圖2.53 VO=VOL時CMOS反相器的工作狀態
圖2.54 CMOS反相器的低電平輸出特性曲線
2) 高電平輸出特性
當CMOS反相器的輸出為高電平，即時，P溝道管導通而N溝道管截止，電路的工作狀態如圖2.55所示。這時的負載電流是從門電路的輸出端流出的，與規定的負載電流正方向相反，在圖2.56所示的輸出特性曲線上為負值。
由圖2.55可見，這時的數值等于減去VTl的導通壓降。隨著負載電流的增加，VTl的導通壓降加大，下降。如前所述，因為MOS管的導通內阻與大小有關，所以在同樣的值下，越高，則VTl導通時越小，它的導通內阻越小，也就下降得越少，如圖2.56所示。
CC4000系列門電路的性能參數規定：當>5 V，而且輸出電流不超出允許范圍時，、。因此，可以認為、。
圖2.55 VO=VOH時CMOS反相器的工作狀態
圖2.56 CMOS反相器的高電平輸出特性曲線
2.4.3 CMOS與非門和或非門
圖2.57所示為CMOS與非門的基本結構形式，它由兩個并聯的P溝道增強型MOS管VT1、VT3和兩個串聯的N溝道增強型MOS管VT2、VT4組成。
當A =1、B =0時，VT3導通、VT4截止，故Y =1。而當A =0、B =1時，VT1導通、VT2截止，也使Y =1。只有在A =B =1時，VT1和VT3同時截止、VT2和VT4同時導通，才有Y =0。因此，Y和A、B間是與非關系，即。
圖2.58所示為CMOS或非門的基本結構形式，它由兩個并聯的N溝道增強型MOS管VT2、VT4和兩個串聯的P溝道增強型MOS管VT1、VT3組成。
圖2.57 CMOS與非門
圖2.58 CMOS或非門
在這個電路中，只要A、B當中有一個是高電平，輸出就是低電平。只有當A、B同時為低電平時，才使VT2和VT4同時截止、VT1和VT3同時導通，輸出為高電平。因此，Y和A、B間是或非關系，即。
利用與非門、或非門和反相器又可組成與門、或門、與或非門、異或門等，這里就不一一列舉了。
圖2.57所示的與非門電路雖然結構很簡單，但也存在著很大的缺點。
首先，它的輸出電阻受輸入端狀態的影響。假定每個MOS管的導通內阻均為，截止內阻，則根據前面對圖2.57的分析可知：
若A=B=1，則
若A=B=0，則
若A=1、B=0，則
若A=0、B=1，則
可見，輸入狀態的不同可以使輸出電阻相差4倍之多。
其次，輸出的高、低電平受輸入端數目的影響。輸入端數目越多，串聯的驅動管數目也越多，輸出的低電平也越高。而當輸入全部為低電平時，輸入端，負載管并聯的數目就越多，輸出的高電平也更高一些。
在圖2.58所示的或非門電路中也存在類似的問題。因為MOS管的柵極和襯底之間存在著以SiO2為介質的輸入電容，而絕緣介質又非常薄(約 1000)，極易被擊穿(耐壓約100 V)，所以必須采取保護措施。
在目前生產的CMOS集成電路中都采用了各種形式的輸入保護電路，圖2.59所示的保護電路就是常用的兩種。在CC4000系列CMOS器件中，多采用圖2.59(a)所示的輸入保護電路。圖中的VDl和VD2都是雙極型二極管，它們的正向導通壓降=0.5～0.7 V，反向擊穿電壓約為30 V。由于VDl是在輸入端的P型擴散電阻區和N型襯底間自然形成的，是一種所謂分布式二極管結構，所以在圖2.59(a)中用一條虛線和兩端的兩個二極管表示。這種分布式二極管結構可以通過較大的電流。的阻值一般在1.5～2.5 kW之間。C1和C2分別表示VT1和VT2的柵極等效電容。
(a) CC4000系列的輸入保護電路 (b) 74HC系列的輸入保護電路
圖2.59 CMOS反相器的輸入保護電路
在輸入信號電壓的正常工作范圍內()，輸入保護電路不起作用。
若二極管的正向導通壓降為，則時，VD1導通，將VTl和VT2的柵極電位鉗在，保證加到C2上的電壓不超過。而當-0.7V時，VD2導通，將柵極電位鉗在，保證加到C1上的電壓也不會超過。因為多數CMOS集成電路使用的不超過18 V，所以加到C1和C2上的電壓不會超過允許的耐壓極限。
在輸入端出現瞬時的過沖電壓而使VD1或VD2發生擊穿的情況下，只要反向擊穿電流不過大，而且持續時間很短，那么在反向擊穿電壓消失后，VD1和VD2的PN結仍可恢復工作。
當然，這種保護措施是有一定限度的。如果通過VD1或VD2的正向導通電流過大或反向擊穿電流過大，都會損壞輸入保護電路，進而使MOS管柵極被擊穿。因此，在可能出現上述情況時，還必須采取一些附加的保護措施，并注意器件的正確使用方法。
為了克服這些缺點，在目前生產的CC4000系列和74HC系列CMOS電路中均采用帶緩沖級的結構，就是在門電路的每個輸入端、輸出端各增設一級反相器。加進的這些具有標準參數的反相器稱為緩沖器。
需要注意的一點是，輸入、輸出端加進緩沖器以后，電路的邏輯功能也發生變化。圖2.60所示的與非門電路是在圖2.58所示的或非門電路的基礎上增加了緩沖器以后得到的。在原來與非門的基礎上增加緩沖級以后就得到了或非門電路，如圖2.61所示。
圖2.60 帶緩沖級的CMOS與非門電路
圖2.61 帶緩沖級的CMOS或非門電路
對于這些帶緩沖級的門電路，其輸出電阻和輸出的高、低電平以及電壓傳輸特性將不受輸入端狀態的影響。而且，電壓傳輸特性曲線的轉折區也變得更陡了。此外，前面講到的CMOS反相器的輸入特性和輸出特性對這些門電路自然也適用。
2.4.4 CMOS三態門和漏極開路門
1. 三態輸出的CMOS門電路
CMOS三態輸出門從電路結構上分大體有以下三種形式。
第一種電路結構是在反相器上增加一對P溝道和N溝道的MOS管，如圖2.62所示。當控制端=1時，附加管和同時截止，輸出呈高阻態。而當=0時，和同時導通，反相器正常工作，。
圖2.62 CMOS三態門電路結構之一
第二種電路結構是在反相器的基礎上增加一個控制管和一個與非門或者或非門，如圖2.63所示。
在圖2.63(a)所示的電路中，若=1，則控制管截止。這時或非門的輸出為0，亦為截止狀態，故輸出為高阻態。反之，若=0，則導通，門電路正常工作，Y =A。
在圖2.63(b)所示的電路中是用與非門和控制管實現三態控制的。當EN=0時，截止，由于這時與非門的輸出為高電平，VTl也截止，所以輸出為高阻態。而當EN=1時，導通，門電路正常工作，Y=A。
(a) 用或非門控制 (b) 用與非門控制
圖2.63 CMOS三態門電路結構之二
第三種電路結構是在反相器的輸出端串進一個CMOS模擬開關(參見2.4.5節)，作為輸出狀態的控制開關，如圖2.64所示。
當=1時，傳輸門TG截止，輸出為高阻態。而當=0時，TG導通，反相器的輸出通過模擬開關到達輸出端，故。
圖2.64 CMOS三態門電路結構之三
2. 漏極開路的門電路
在CMOS電路中，CMOS門的輸出電路結構可以做成漏極開路的形式，也稱為OD門。這種輸出電路結構經常用在輸出/緩沖驅動器中，或者用于輸出電平的變換，以及滿足吸收大負載電流的需要，此外也可用于實現線與邏輯。
圖2.65所示為CC40107雙2輸入與非緩沖/驅動器的邏輯圖，它的輸出電路是一只漏級開路的N溝道增強型MOS管。在輸出為低電平的條件下，它能吸收的最大負載電流達50 mA。
圖2.65 漏極開路輸出的與非門CC40107
如果輸入信號的高電平，而輸出端外接電源為，則輸出的高電平將為。這樣就把、0的輸入信號高、低電平轉換成了0、的輸出電平了。
計算外接電阻的方法已經在介紹TTL的OC門時講過，此處不再重復。
2.4.5 CMOS傳輸門
利用P溝道MOS管和N溝道MOS管的互補性可以接成如圖2.66所示的CMOS傳輸門。CMOS傳輸門如同CMOS反相器一樣，也是構成各種邏輯電路的一種基本單元電路。
圖2.66中的VT1是N溝道增強型MOS管，VT2是P溝道增強型MOS管。因為VT1和VT2的源極和漏極在結構上是完全對稱的，所以柵極的引出端畫在柵極的中間。VT1和VT2的源極和漏極分別相連作為傳輸門的輸入端和輸出端。C和是一對互補的控制信號。
如果傳輸門的一端接輸入正電壓，另一端接負載電阻，則VT1和VT2的工作狀態如圖2.67所示。
圖2.66 CMOS傳輸門的電路結構與邏輯符號
圖2.67 CMOS傳輸門中兩個MOS管的工作狀態
設控制信號C和的高、低電平分別為和0 V，那么當、時，只要輸入信號的變化范圍不超出0～，則VT1和VT2同時截止。輸入與輸出之間呈高阻態()，傳輸門截止。
反之，若C=1、=0，而且在遠大于VT1和VT2導通電阻的情況下，則當時，VT1將導通；而當時，VT2導通。因此，在0～之間變化時，VT1和VT2至少有一個是導通的，使與兩端之間呈低阻態(小于)，傳輸門導通。
由于VT1、VT2管的結構形式是對稱的，即漏極和源極可互易使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。
利用CMOS傳輸門和CMOS反相器可以組合成各種復雜的邏輯電路，如數據選擇器、寄存器、計數器等。
傳輸門的另一個重要用途是用作模擬開關，用來傳輸連續變化的模擬電壓信號。這一點是無法用一般的邏輯門實現的。模擬開關的基本電路是由CMOS傳輸門和一個CMOS反相器組成，如圖2.68所示。和CMOS傳輸門一樣，它也是雙向器件。
圖2.68 CMOS雙向模擬開關的電路結構和符號
假定接在輸出端的電阻為(見圖2.69)，雙向模擬開關的導通內阻為。當C=0(低電平)時開關截止，輸出與輸入之間的聯系被切斷，。
當C=1(高電平)時，開關接通，輸出電壓為
(2-16)
將與的比值定義為電壓傳輸系數，即
(2-17)
為了得到盡量大而且穩定的電壓傳輸系數，應使，而且希望不受輸入電壓變化的影響。然而，MOS管的導通內阻是柵源電壓的函數。從圖2.67可見，VT1和VT2的都是隨的變化而改變的。因而在不同的值下，VT1的導通內阻、VT2的導通內阻以及它們并聯而成的皆非常數。
圖2.70給出了、和隨變化的曲線。由于VT1和VT2的互補作用，的變化較、的變化明顯減小。但由于曲線的非線性及不完全對稱，還達不到基本不變的要求。為了進一步減小的變化，又對圖2.68所示的電路做了改進。采用改進電路的國產CC4066模擬開關集成電路在下的值不大于240，而且在變化時基本不變。目前某些精密CMOS模擬開關的導通電阻已經降低到了20以下。
圖2.69 CMOS模擬開關接負載電阻的情況圖
圖2.70 CMOS模擬開關的電阻特性
2.4.6 CMOS 數字集成電路系列
1. 高速CMOS電路
自CMOS電路問世以來，它便以其低功耗、高抗干擾能力等突出的優點引起了用戶和生產廠商的普遍重視。然而早期生產的CMOS器件工作速度較低，使它的應用范圍受到了一定的限制。
從圖2.71給出的MOS管結構圖中可以看到，在MOS管中存在著一些寄生電容，因而降低了MOS管的開關速度。這些電容包括柵極對襯底的電容、漏極對襯底的電容、源極對襯底的電容、柵極和漏極間的電容以及柵極和源極間的電容等。
為了減小這些電容，高速CMOS電路從工藝上做了改進。首先，盡量減小了溝道的長度，縮小了整個MOS管的尺寸。理論分析和實驗證明，將器件尺寸縮小到原來的，開關速度將提高10倍，同時功耗相應地減小為原來的。而且，減小溝道長度還能縮短載流子通過溝道的渡越時間，這也有利于提高開關速度。其次，采用硅柵自對準技術減小了柵極和漏極、柵極和源極的重疊區，可使和的數值減小。
圖2.71 MOS管的寄生電容效應
采用上述短溝道、硅柵自對準工藝生產的高速CMOS電路，其平均傳輸延遲時間小于10 ns，只有CC4000系列CMOS門電路的，與54LS/74LS系列的TTL門電路相當。
高速CMOS門電路的通用系列為54HC/74HC系列。該系列產品使用 5 V電源，輸出的高、低電平與TTL電路兼容。不僅如此，54HC/74HC×××與54LS/74LS×××只要最后×××表示的數字相同，則兩種器件的邏輯功能、外形、尺寸及引腳排列順序也完全相同。這些都為以74HC系列產品替代74LS系列產品提供了方便。不過在輸入特性和輸出特性上，這兩種器件有所不同，在多數情況下還不能簡單地互換使用。
2. Bi-CMOS電路
Bi-CMOS是雙極型-CMOS(Bipolar-CMOS)電路的簡稱。這種門電路的特點是邏輯部分采用CMOS結構，輸出級采用雙極型三極管，因此，它兼有CMOS電路的低功耗和雙極型電路的低輸出內阻的優點，圖2.72所示為Bi-CMOS反相器的兩種電路結構形式。其中圖2.72(a)是結構最簡單的一種，電路中兩個雙極型輸出管的基極接有下拉電阻。當時，VT2和VT4導通，VT1和VT3截止，輸出為低電平；當時，VT1和VT3導通，而VT2和VT4截止，輸出為高電平。
為了加快VT3和VT4的截止過程，要求和的阻值盡量�。欢鵀榱私档凸囊�，和的阻值應盡量大，兩者顯然是矛盾的。為此，目前的Bi-CMOS反相器多半采用圖2.72(b)所示的電路結構，以VT2和VT4取代圖2.72(a)中的和，形成有源下拉式結構：當時，VT2、VT3和VT6導通，VT1、VT4和VT5截止，輸出為低電平；當時，VT1、VT4和VT5導通，VT2、VT3和VT6截止，輸出為高電平。由于VT5和VT6的導通內阻很小，所以負載電容的充、放電時間很短，從而有效減小了電路的傳輸延遲時間。目前Bi-CMOS反相器的傳輸延遲時間可以減小到1 ns以下。
圖2.73所示為Bi-CMOS與非門的電路原理圖。由圖可知，只要A、B當中有一個為低電平，必然使VT8導通、VT9截止，輸出高電平；只有A、B同時為高電平，才能使VT9導通、VT8截止，輸出低電平。
Bi-CMOS或非門的電路結構如圖2.74所示，它的邏輯功能請讀者自行分析。
(a) 最簡單的電路結構 (b) 常用的電路結構
圖2.72 Bi-CMOS反相器
圖2.73 Bi-CMOS與非門電路
圖2.74 Bi-CMOS或非門電路
*2.5 門電路的VHDL描述及其仿真
2.5.1 門電路的VHDL描述
【例2-4】 用VHDL語言設計2輸入與非門電路。
解：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY nand2 IS
PORT (a,b: IN STD_LOGIC;
f:OUT STD_LOGIC);
END nand2;
ARCHITECTURE nand2_1 OF nand2 IS
BEGIN
f< = a NAND b AFTER 10ns;
END nand2_1;
上例中實體部分描述的是一個2輸入與非門，有兩個輸入端a和b，一個輸出端f，輸入輸出都是STD_LOGIC類型。結構體部分通過賦值語句“f < =a NAND b”說明了輸出f和兩個輸入a和b之間是NAND關系，即與非關系�！癆FTER 10 ns”表示信號傳輸的延遲，就是與非門的延遲時間是10 ns。
VHDL的邏輯綜合軟件可以利用這些描述得到一個完整且具體的硬件設計電路。
【例2-5】 用VHDL語言設計4輸入或非門電路。
解：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY nor4 IS
PORT(a,b,c,d: IN STD_LOGIC;
f:OUT STD_LOGIC);
END nor4;
ARCHITECTURE nor4_1 OF nor4 IS
BEGIN
f < = NOT(a OR b OR c OR d)
END nor4_1;
【例2-6】 用VHDL語言設計2-2輸入與或非門電路。
解：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164_ALL;
ENTITY nandor22 IS
PORT(a,b,c,d: IN STD_LOGIC;
f: OUT STD_LOGIC);
END nandor22;
ARCHITECTURE nandor22_1 OF nandor22 IS
BEGIN
PROCESS(a, b, c, d)
VARIABLEcomb: BIT_VECTOR(3 DOWNTO 0);
BEGIN
comb: =a&b&c&d;
CASEcomb IS
WHEN "0000"= > f < = "1";
WHEN "0001"= > f < = "1";
WHEN"0010" = > f < = "1";
WHEN "0011" = > f < = "0";
WHEN "0100"= > f < = "1";
WHEN "0101"= > f < = "1";
WHEN "0110"= > f < = "1";
WHEN "0111"= > f < = "0";
WHEN "1000"= > f < = "1";
WHEN "1001"= > f < = "1";
WHEN "1010"= > f < = "1";
WHEN "1011"= > f < = "0";
WHEN "1100"= > f < = "0";
WHEN "1101"= > f < = "0";
WHEN "1110"= > f < = "0";
WHEN "1111"= > f < = "0";
END CASE;
END PROCESS
END nandor22_1;
2.5.2 門電路的仿真
Multisim 10.0的TTL和CMOS元件庫中存放著大量與實際元件相對應的并且按照實際型號(如74LS00N和74LS138N等)存放的數字元件。在電路仿真過程中使用這些元件模型可以得到精確的仿真結果。若想加快電路的仿真速度，也可將它們理想化。
【例2-7】 利用四2輸入與非門74LS00N構建與非門電路的測試仿真過程。
解：
利用四2輸入與非門74LS00N構建的與非門電路如圖2.75所示。
如圖2.75所示，與非門7400N(U1A)兩個輸入端的一個接高電位VCC，另一個接方波輸入信號，方波的參數為(5 V，500 Hz)，輸出端接到示波器的一個輸入端，同時將方波信號接到示波器的另一個輸入端。選擇Simulate菜單下的Run命令，可以啟動仿真過程，示波器輸出波形如圖2.76所示，可見輸入/輸出波形符合與非門特性。若選擇Simulate菜單下的Digital SimulationSettings命令，可以打開如圖2.77所示的對話框，其中Ideal是默認選項，若選中Real單選按鈕，再次運行，則波形如圖2.78所示，輸出電壓的幅度稍小，與實際情況相符。
圖2.75 與非門測試仿真電路
圖2.76 與非門輸入/輸出仿真波形一
圖2.77 對話框
圖2.78 與非門輸入/輸出仿真波形二
若繼續增加輸入方波的頻率到10 MHz，則輸出波形和輸入波形會有明顯的延遲，如圖2.79所示。由此可見，理想化模型和實際模型都考慮了傳輸延遲，但理想化模型輸出波形的上升沿要比實際模型的效果好，即實際模型更接近實際工作情況。
圖2.79 與非門輸入/輸出仿真波形三
小 結
本章全面、系統地介紹了數字集成電路中的基本器件——集成邏輯門，對以TTL為代表的雙極型門電路和以CMOS為代表的單極型門電路進行了分析和討論，然后介紹了具有特殊功能的OC門、OD門、三態門及傳輸門等電路的工作原理和用途，最后介紹了TTL和CMOS的系列產品。本章是學習組合邏輯電路的基礎，具體內容如下。
(1) 以TTL反相器為例，主要介紹了其電路結構、工作原理和電壓傳輸特性、輸入/輸出特性等外部特性及其噪聲容限，介紹了根據外部特性計算門電路的扇出系數的方法。以CMOS反相器為例，主要介紹了其電路結構、工作原理和電壓電流傳輸特性、輸入端噪聲容限及輸入/輸出特性。
(2)在反相器基礎上介紹了其他邏輯功能的TTL和CMOS電路，如與非門、或非門。對于CMOS電路，還介紹了具有緩沖級的電路。
(3) 介紹了集電極開路門電路(OC門)及漏極開路門電路(OD門)。OC門可以承載比“推拉式”輸出級更大的電流。OD門經常用在輸出/緩沖驅動器當中，以滿足吸收大負載電流的需要。此外，OC門和OD門可以用于輸出電平的變換和實現線與邏輯。
(4) 介紹了TTL三態門、CMOS傳輸門和模擬開關、CMOS三態門及其應用。
(5) 介紹了74、74H、74LS等TTL系列產品以及高速CMOS和Bi-CMOS系列產品。
思 考 題
1. 輸入波形如圖2.80所示，試畫出其通過與非、或非和異或門電路時的輸出端電壓波形。
圖2.80 思考題1圖
2. 與非門、或非門有多余輸入端時，應怎樣連接？
3. 指出圖2.81中各TTL門電路的輸出狀態。
圖2.81 思考題3圖
4. 指出圖2.82中各CMOS門電路的輸出狀態。
圖2.82 思考題4圖
5. 如圖2.83所示，已知TTL與非門的電路參數，，，，試求該門電路的扇出系數。
圖2.83 思考題5圖
習 題
1. 三極管VT組成的反相器電路如圖2.84所示。設三極管VBE=0.7 V，=60。三極管的飽和壓降VCES=0.1 V。當輸入VI的高電平VIH=3.0 V，低電平VIL=0.3 V時，估算電路的靜態工作情況。
2. NMOS門電路如圖2.85所示。分析電路功能，寫出電路輸出Y1～Y3的邏輯表達式。
3. 電路如圖2.86所示。試寫出其真值表，并說明電路功能。
圖2.84 習題1圖
圖2.85 習題2圖
圖2.86 習題3圖
4. CMOS門原理電路如圖2.87(a)～(c)所示。分析電路輸入、輸出的邏輯關系，寫出輸出函數Y1～Y3的邏輯表達式，并畫出各電路相應的邏輯符號。
5. CMOS門組成電路如圖2.88(a)～(c)所示。圖中芯片均為CC4000系列，設電路電壓VDD= 10 V。
(1) 圖2.88(a)所示電路中，若VI分別取0 V和8 V，RI分別為和，試確定輸出Y1的狀態。
(2) 圖2.88(b)所示電路中，若VI分別取2 V和10 V，試確定輸出Y2的狀態。
(3) 圖2.88(c)所示電路中，若負載電阻RL接在Y3和地之間，為保證電路能正常工作，試確定RL的取值范圍；若在Y3和電源電壓VDD之間加負載電阻，RL取值又應如何考慮？
(a) (b) (c)
圖2.87 習題4圖
(a) (b) (c)
圖2.88 習題5圖
6. CMOS門電路組成如圖2.89(a)～(c)所示。已知 VDD= 10 V，VT=VDD/2，測得門電路ILH=ILL=1.2 mA。
(1) 圖2.89(a)所示電路中，RI分別為和，當VI分別取0 V和10 V時，試確定電路輸出Y1的電平值。
(2) 圖2.89(b)所示電路中，RI分別為和，當VI分別取0 V和10 V時，試確定電路輸出Y2的電平值。
(3) 圖2.89(c)所示電路中，試確定電阻RL的取值范圍。
(a) (b) (c)
圖2.89 習題6圖
7. CMOS門電路如圖2.90所示，圖中TG為傳輸門。分析電路功能，寫出電路輸出Y相應的邏輯關系式。
8. CMOS門電路如圖2.91所示。分析電路功能，列出其功能表，并抽象成相應的邏輯符號。
9. 電路如圖2.92所示，兩個OC門線與后，驅動6個普通TTL與非門。已知與非門IIL=1.5mA，IIH=50；OC門允許灌入電流IOL≤25mA，最大漏電流≤100。要求UOH≥2.4V，UOL≤0.35V，求負載電阻RC的取值范圍。
(a) (b) (c)
圖2.90 習題7圖
(a) (b) (c)
圖2.91 習題8圖
圖2.92 習題9圖
10. 某與非門的特性及電路如圖2.93所示，試求各電路輸出電壓值。
11. 4輸入TTL與非門7420的高電平輸出電流IOH=400，低電平輸出電流IOL=16mA，高電平輸入電流IIH=40，低電平輸入電流IIL=16mA，其電路如圖2.94所示。試求其扇出系數NO為多少？
12. 在圖2.95所示電路中，輸入端A的波形已經給出，要求：
(1) 寫出F的邏輯函數式。
(2) 若考慮與非門的平均傳輸延遲時間tpd=50ns，試畫出F的波形。
圖2.93 習題10圖
(a) (b)
圖2.94 習題11圖
圖2.95 習題12圖
13. 電路如圖2.96所示，已知G1和G2均為TTL門電路，為使C=1時，F=，試確定R的阻值。
圖2.96 習題13圖
14. 試分析圖2.97所示門電路的邏輯功能。
15. TTL與非門接成如圖2.98所示電路。已知VI為方波，頻率f =5 MHz，在下述三種情況下，畫出VO1、VO2和VO的波形。
(1) 不考慮門的平均傳輸時間。
(2) 相同，=10ns。
(3) 設=6ns，=9ns，=12ns。
(a) (b)
圖2.97 習題14圖
16. 異或門接成如圖2.99所示電路。已知VI為方波，頻率f =1 MHz，門G1～G3的相同，均為10 ns。試畫出電路輸入VI和VO的波形。
圖2.98 習題15圖
圖2.99 習題16圖
新書資訊