《高等學校規劃教材·普通高等教育“十一五”國家級規劃教材：數字邏輯與數字系統（第4版）》是普通高等教育“十一五”國家級規劃教材和國家精品課程教材。依據教育部高等學校電子電氣基礎課程教學指導委員會2010年制定的《電子電氣基礎課程教學基本要求》修訂而成。全書共分10章，內容包括數字邏輯基礎、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、半導體存儲器、可編程邏輯器件、脈沖波形的產生和整形、數/模和模/數轉換、數字系統分析與設計等。附錄包括VHDL硬件描述語言簡介、電氣圖用圖形符號二進制邏輯單元簡介、常用邏輯符號對照表等實用內容。《高等學校規劃教材·普通高等教育“十一五”國家級規劃教材：數字邏輯與數字系統（第4版）》還為任課教師免費提供多媒體課件。
《高等學校規劃教材·普通高等教育“十一五”國家級規劃教材：數字邏輯與數字系統（第4版）》是電子信息類各專業平臺課程教材，可供高校計算機、通信、電子、電氣及自動化等專業作為本科生教材，還可供自學考試、成人教育和電子工程技術人員自學使用。
第4版前言
本書是普通高等教育“十一五”國家級規劃教材、國家精品課程教材和國家電工電子教學基地教材。
十幾年來，東北大學信息學院電子技術基礎教學團隊的老師們，從1997年入選國家“九五”規劃教材開始，不斷與時俱進地探索和完善電子技術基礎課程的教學體系和教學內容，截至2011年底，《數字邏輯與數字系統》教材已銷售近15萬冊，成為受高校師生歡迎的精品教材。
本次修訂依據教育部高等學校電子電氣基礎課程教學指導委員會2010年制定的《電子電氣基礎課程教學基本要求》，并結合電子技術的發展進行了勘誤、優化和更新。
第4版有以下修改和調整：
將“第7章可編程邏輯器件”中的“7.3通用陣列邏輯GAL基礎”部分內容做了修改。
根據硬件設計軟件化的發展趨勢及設計語言的普及程度，將原有針對ABEL語言結構的描述內容用目前常用的VHDL硬件描述語言替換；例題中ABEL語言程序相應替換為VHDL語言程序；為使讀者初步掌握硬件描述語言VHDL，附錄A更新為“VHDL硬件描述語言簡介”。
《數字邏輯與數字系統》（第4版）由李景宏、王永軍等編著。參加修訂工作的有李晶皎、趙麗紅、李景華、杜玉遠、王愛俠、楊丹、閆愛云、馬學文、康恩順、王驕。
新版教材中一定還會存在不少錯誤和疏漏，殷切希望讀者給予批評指正。
編者
2012年3月于東北大學信息學院
本書為任課老師免費提供多媒體電子課件，請需要者通過華信教育資源網注冊索取，或直接聯系索取。
第1章 數字邏輯基礎
1.1 計數體制
1.1.1 十進制數
1.1.2 二進制數
1.1.3 八進制數和十六進制數
1.1.4 數制間的轉換
1.2 常用編碼
1.2.1 二-十進制編碼(BCD碼)
1.2.2 循環碼
1.2.3 ASCII碼
1.3 二極管和三極管的開關特性
1.3.1 二極管的開關特性
1.3.2 三極管的開關特性
1.4 邏輯代數基礎
1.4.1 邏輯變量和邏輯函數
1.4.2 基本邏輯運算及基本邏輯門
1.4.3 邏輯代數的基本公式和常用公式
1.4.4 邏輯函數的表示方法
1.4.5 邏輯函數的化簡
習題1
第2章 邏輯門電路
2.1 分立元件門電路
2.1.1 基本邏輯門電路
2.1.2 與非門、或非門電路
2.2 TTL集成邏輯門電路
2.2.1 TTL與非門的工作原理
2.2.2 TTL與非門的電壓傳輸特性及抗干擾能力
2.2.3 TTL與非門的輸入特性、輸出特性和帶負載能力
2.2.4 TTL與非門的動態特性
2.3 其他類型的TTL門電路
2.3.1 集電極開路門(OC門)
2.3.2 三態輸出門(TSL門)
2.4 MOS邏輯門
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.5 數字集成電路使用中應注意的問題
2.5.1 TTL數字集成電路使用中應注意的問題
2.5.2 CMOS電路使用中應注意的問題
2.5.3 數字集成電路接口
習題2
第3章 組合邏輯電路
3.1 組合邏輯電路的特點
3.2 小規模集成電路構成的組合電路的分析與設計
3.2.1 分析方法
3.2.2 設計方法
3.3 編碼器
3.3.1 二進制編碼器
3.3.2 優先編碼器
3.4 譯碼器
3.4.1 二進制譯碼器
3.4.2 二-十進制譯碼器
3.4.3 半導體數碼管和七段字形譯碼器
3.5 數據分配器與數據選擇器
3.5.1 數據分配器
3.5.2 數據選擇器
3.6 數值比較電路
3.6.1 比較原理
3.6.2 一位數值比較器
3.6.3 4位數值比較器
3.7 算術運算電路
3.7.1 二進制加法電路
3.7.2 二進制減法電路
3.7.3 算術邏輯單元(ALU)
3.8 奇偶校驗電路
3.8.1 奇偶校驗的基本原理
3.8.2 中規模集成奇偶發生器/校驗器
3.9 中規模集成電路構成的組合電路的設計
3.10 組合邏輯電路的競爭?冒險
3.10.1 競爭-冒險的產生
3.10.2 競爭-冒險的判斷
3.10.3 競爭-冒險的消除
習題3
第4章 觸發器
4.1 基本觸發器
4.1.1 閂鎖電路及基本RS觸發器
4.1.2 同步RS觸發器
4.1.3 其他功能的觸發器
4.1.4 觸發器存在的問題
4.2 TTL集成觸發器
4.2.1 TTL集成JK觸發器
4.2.2 集成D觸發器
4.3 MOS集成觸發器
4.4 觸發器邏輯功能的轉換
習題4
第5章 時序邏輯電路
5.1 時序邏輯電路的特點和表示方法
5.1.1 時序邏輯電路的特點
5.1.2 時序邏輯電路的表示方法
5.2 時序邏輯電路的分析方法
5.3 寄存器
5.3.1 數碼寄存器
5.3.2 鎖存器
5.3.3 移位寄存器
5.4 計數器
5.4.1 計數器分類
5.4.2 二進制計數器
5.4.3 十進制計數器
5.4.4 可逆計數器
5.4.5 中規模集成計數器構成的任意進制的計數器
5.4.6 移位寄存器型計數器
5.5 順序脈沖發生器
5.6 時序邏輯電路的設計方法
習題5
第6章 半導體存儲器
6.1 概述
6.1.1 半導體存儲器的特點及分類
6.1.2 半導體存儲器的技術指標
6.2 只讀存儲器
6.2.1 固定只讀存儲器(ROM)
6.2.2 可編程只讀存儲器
6.2.3 可擦可編程只讀存儲器
6.3 隨機存取存儲器
6.3.1 靜態RAM
6.3.2 動態RAM
6.3.3 集成RAM簡介
6.3.4 RAM的擴展
習題6
第7章 可編程邏輯器件
7.1 可編程邏輯器件概述
7.1.1 可編程ASIC現狀與發展
7.1.2 關于可編程ASIC器件分類以及選擇問題的討論
7.1.3 可編程ASIC的一般開發步驟
7.1.4 自頂向下和自底向上設計思想
7.1.5 設計庫及庫元件
7.1.6 畫層次原理圖
7.1.7 層次連接器符號和總線
7.1.8 層次化設計的模擬
7.2 可編程邏輯器件PLD基礎
7.2.1 PLD的邏輯表示
7.2.2 邏輯陣列的PLD表示法應用舉例
7.3 通用陣列邏輯GAL基礎
7.3.1 GAL的結構及工作原理
7.3.2 GAL應用舉例
習題7
第8章 脈沖波形的產生與整形
8.1 集成555定時器及其應用
8.1.1 電路組成及工作原理
8.1.2 集成555定時器的應用
8.2 門電路構成的矩形波發生器及整形電路
8.2.1 多諧振蕩器
8.2.2 單穩態觸發器
8.2.3 施密特觸發器
習題8
第9章 數／模和模／數轉換
9.1 數/模轉換器(DAC)
9.1.1 二進制權電阻DAC
9.1.2 R?2R倒T型電阻網絡DAC
9.1.3 DAC的主要技術指標
9.1.4 集成DAC舉例
9.1.5 D／A轉換器應用舉例
9.2 模／數轉換器(ADC)
9.2.1 幾個基本概念
9.2.2 并行比較ADC
9.2.3 反饋比較式ADC
9.2.4 雙積分型ADC
9.2.5 ADC的主要技術指標
9.2.6 集成ADC舉例
9.2.7 A／D轉換器應用舉例
習題9
第10章 數字系統分析與設計
10.1 數字系統概述
10.2 數字系統設計語言--寄存器傳送語言
10.2.1 基本語句
10.2.2 設計舉例
10.3 簡易計算機的功能分析與電路設計
10.3.1 簡易計算機基本結構
10.3.2 簡易計算機框圖設計
10.3.3 簡易計算機控制器設計
10.3.4 簡易計算機部件邏輯圖設計
10.3.5 簡易計算機的實現
習題10
附錄A VHDL硬件描述語言簡介
A.1 VHDL語言程序結構
A.1.1 實體
A.1.2 結構體
A.1.3 包集合、庫及配置
A.2 VHDL語言常用語句
A.2.1 并行語句
A.2.2 順序語句
A.3 VHDL語法基礎
A.3.1 標識符和保留字
A.3.2 數據對象
A.3.3 數據類型
A.3.4 數據類型的轉換
A.3.5 運算操作符
附錄B 電氣圖用圖形符號二進制邏輯單元(GB4728.12-85)簡介
B.1 符號的構成
B.2 邏輯約定
B.3 各種限定性符號
B.4 關聯標注法
B.5 常用器件符號示例
附錄C 常用邏輯符號對照表
參考文獻
新書資訊