xxxfreesexmoves-haodiaocao这里只有精品视频-欧美性受黑人性爽-欧美性受xxxxxx黑人xyx性爽|www.jsyyzsb.com

　　本書根據電子類課程課堂教學和實驗的要求，以提高學生的動手實踐能力和工程設計能力為目的，對EDA技術和FPGA設計的相關知識進行系統和完整的介紹。本書內容新穎，技術先進，由淺入深，既有關于EDA技術、FPGA器件和Verilog硬件描述語言的系統介紹，又有豐富的設計實例。本書配套多媒體電子課件、實驗與設計和程序代碼。

　　徐志軍，中國高等教育學會儀器科學及測控技術專業委員會副主任委員、華東地區高校電子線路教學研究會理事、中國電子學會高級會員，普通高等教育“十一五”國家級規劃教材《EDA技術與VHDL設計》暢銷書作者，該書是本書的姊妹篇。

第1章 EDA技術概述
　1.1 EDA技術及其發展歷程
　1.2 EDA技術的特征和優勢
　　1.2.1 EDA技術的特征
　　1.2.2 EDA技術的優勢
　1.3 EDA設計的目標和流程
　　1.3.1 EDA設計的目標
　　1.3.2 EDA設計的流程
　　1.3.3 數字集成電路的設計
　　1.3.4 模擬集成電路的設計
　1.4 EDA技術與ASIC設計
　　1.4.1 ASIC的特點與分類
　　1.4.2 ASIC的設計方法
　　1.4.3 SoC設計
　1.5 硬件描述語言

第1章 EDA技術概述
　1.1 EDA技術及其發展歷程
　1.2 EDA技術的特征和優勢
　　1.2.1 EDA技術的特征
　　1.2.2 EDA技術的優勢
　1.3 EDA設計的目標和流程
　　1.3.1 EDA設計的目標
　　1.3.2 EDA設計的流程
　　1.3.3 數字集成電路的設計
　　1.3.4 模擬集成電路的設計
　1.4 EDA技術與ASIC設計
　　1.4.1 ASIC的特點與分類
　　1.4.2 ASIC的設計方法
　　1.4.3 SoC設計
　1.5 硬件描述語言
　　1.5.1 VHDL
　　1.5.2 Verilog HDL
　　1.5.3 ABEL-HDL
　　1.5.4 Verilog HDL和VHDL的比較
　1.6 EDA設計工具
　　1.6.1 EDA設計工具分類
　　1.6.2 EDA公司及其工具介紹
　1.7 EDA技術的發展趨勢
　習題
第2章 可編程邏輯器件基礎
　2.1 概述
　　2.1.1 可編程邏輯器件的發展歷程
　　2.1.2 可編程邏輯器件的分類
　　2.1.3 可編程邏輯器件的優勢
　　2.1.4 可編程邏輯器件的發展趨勢
　2.2 PLD器件的基本結構
　　2.2.1 基本結構
　　2.2.2 電路符號
　　2.2.3 PROM
　　2.2.4 PLA
　　2.2.5 PAL
　　2.2.6 GAL
　2.3 CPLD/FPGA器件概述
　　2.3.1 Lattice的CPLD/FPGA
　　2.3.2 Xilinx的CPLD/FPGA
　　2.3.3 Altera的CPLD/FPGA
　　2.3.4 CPLD和FPGA的異同
　2.4 可編程邏輯器件的基本資源
　　2.4.1 功能單元
　　2.4.2 I/O引腳
　　2.4.3 布線資源
　　2.4.4 片內RAM
　2.5 可編程邏輯器件的編程元件
　　2.5.1 熔絲型開關
　　2.5.2 反熔絲型開關
　　2.5.3 浮柵編程元件
　　2.5.4 基于SRAM的編程元件
　2.6 可編程邏輯器件的設計與開發
　　2.6.1 CPLD/FPGA設計流程
　　2.6.2 CPLD/FPGA開發工具
　　2.6.3 CPLD/FPGA的應用選擇
　2.7 可編程邏輯器件的測試技術
　　2.7.1 邊界掃描測試原理
　　2.7.2 IEEE1149.1 標準
　　2.7.3 邊界掃描策略及相關工具
　習題
第3章 典型FPGA/CPLD的結構與配置
　3.1 Stratix高端FPGA系列
　　3.1.1 Stratix器件
　　3.1.2 StratixⅡ器件
　3.2 Cyclone低成本FPGA系列
　　3.2.1 Cyclone器件
　　3.2.2 CycloneⅡ器件
　3.3 典型CPLD器件
　　3.3.1 MAXⅡ器件
　　3.3.2 MAX7000器件
　3.4 FPGA/CPLD的配置
　　3.4.1 CPLD器件的配置
　　3.4.2 FPGA器件的配置
　習題
第4章 QuartusⅡ集成開發工具
　4.1 QuartusⅡ原理圖設計
　　4.1.1 半加器原理圖設計輸入
　　4.1.2 編譯與仿真
　　4.1.3 1位全加器編譯與仿真
　4.2 QuartusⅡ的優化設置
　　4.2.1 分析與綜合設置
　　4.2.2 優化布局布線
　　4.2.3 設計可靠性檢查
　4.3 QuartusⅡ的時序分析
　　4.3.1 時序設置與分析
　　4.3.2 時序逼近
　4.4 基于宏功能模塊的設計
　　4.4.1 Megafunctions庫
　　4.4.2 Maxplus2庫
　　4.4.3 Primitives庫
　習題
　實驗與設計
第5章 VerilogHDL語法與要素
　5.1 VerilogHDL簡介
　5.2 VerilogHDL模塊的結構
　5.3 VerilogHDL語言要素
　5.4 常量
　　5.4.1 整數
　　5.4.2 實數
　　5.4.3 字符串
　5.5 數據類型
　　5.5.1 net型
　　5.5.2 variable型
　5.6 參數
　5.7 向量
　5.8 運算符
　習題
　實驗與設計
第6章 VerilogHDL行為語句
第7章 VerilogHDL設計的層次與風格
第8章 VerilogHDL設計進階
第9章 VerilogHDL仿真與測試
第10章 VerilogHDL數字設計實例
第11章 VerilogHDL數字通信常用模塊設計實例
實驗與設計
附錄A Verilog HDL（IEEEStd1364-1995）關鍵字
附錄B Verilog HDL（IEEEStd1364-2001）關鍵字
參考文獻