本書為“十二五”普通高等教育本科國家級規劃教材、國家精品課程“電子技術基礎”系列教材之一。
全書共分9章：數字電路基礎、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、脈沖信號的產生與整形、半導體存儲器、可編程邏輯器件，以及模數與數模轉換器。本書遵循保證基礎知識、加強現代方法、理論聯系實際、便于教學實施的編寫原則，在保證基本概念、電路分析方法和設計基本方法的基礎上，強化了現代數字電路分析、設計與工程應用的結合。
每章先綜述所介紹的內容和討論的主要問題，然后進行正文敘述，知識點和例題有機結合。本書每節后面都有思考題，最后進行小結，并附有自測題和習題，從而達到有的放矢、循序漸進、前后呼應的目的。本書可讀性強，適于自學。為方便教師教學，本書配有免費電子教學課件。
韓焱，男，1957年6月生，教授，博士生導師，享受政府特殊津貼的突出貢獻專家，山西省特級勞模，中共黨員。山西省無損檢測學會理事長。1982年本科畢業于南京理工大學無線電專業，1998年北京理工大學信號與信息處理專業獲博士學位。目前，主要從事電子信息工程技術、信息對抗與信息安全、數字圖像處理等領域的教學和研究工作。發表論文60多篇，被SCI、EI收錄22篇，獲國家發明獎1項，省部級獎7項。曾任電子信息工程系主任、院長助理。2003年1月任華北工學院副院長。2004年6月任中北大學副校長。
第1章 數字電路基礎
1.1 數字電路概述
1.1.1 模擬信號與數字信號
1.1.2 數字信號的表示方法
1.1.3 數字電路
1.2 數制和碼制
1.2.1 幾種常用數制
1.2.2 不同數制之間的相互轉換
1.2.3 碼制
1.3 二進制算術運算
1.4 邏輯代數基礎
1.4.1 邏輯代數的三種基本運算
1.4.2 邏輯代數的基本公式和常用公式
1.4.3 邏輯代數的基本規則
1.5 邏輯函數的化簡 第1章 數字電路基礎
1.1 數字電路概述
1.1.1 模擬信號與數字信號
1.1.2 數字信號的表示方法
1.1.3 數字電路
1.2 數制和碼制
1.2.1 幾種常用數制
1.2.2 不同數制之間的相互轉換
1.2.3 碼制
1.3 二進制算術運算
1.4 邏輯代數基礎
1.4.1 邏輯代數的三種基本運算
1.4.2 邏輯代數的基本公式和常用公式
1.4.3 邏輯代數的基本規則
1.5 邏輯函數的化簡
1.5.1 邏輯函數的最簡形式及變換
1.5.2 邏輯函數的公式化簡法
1.5.3 用卡諾圖化簡邏輯函數
1.6 邏輯關系描述方法的相互轉換
1.6.1 用波形圖描述邏輯函數
1.6.2 邏輯函數描述方法間的轉換
1.7 硬件描述語言VHDL簡介
1.7.1 VHDL的基本結構
1.7.2 VHDL的語言元素
1.7.3 VHDL的基本語句
本章小結
自測題
習題1
第2章 邏輯門電路
2.1 半導體器件的開關特性
2.1.1 半導體二極管的開關特性
2.1.2 晶體三極管的開關特性
2.2 分立元件門電路
2.3 TTL集成邏輯門
2.3.1 TTL與非門的電路結構與工作原理
2.3.2 TTL與非門的外部電氣特性與主要參數
2.3.3 TTL與非門的改進系列
2.3.4 其他邏輯功能的TTL門電路
2.3.5 TTL集電極開路門OC門和三態輸出門TS門
2.3.6 TTL門電路的使用規則
*2.4 其他類型的雙極型數字集成電路
2.4.1 發射極耦合邏輯ECL門
2.4.2 集成注入邏輯I2L門
2.5 CMOS邏輯門
2.5.1 MOS管的開關特性
2.5.2 CMOS反相器
2.5.3 其他邏輯功能的CMOS門電路
2.5.4 CMOS傳輸門
2.5.5 CMOS漏極開路門與CMOS三態輸出門
2.5.6 各種系列CMOS數字集成電路的比較
2.5.7 CMOS門電路的使用規則
*2.6 Bi-CMOS門電路
2.7 門電路的VHDL描述
本章小結
自測題
習題2
第3章 組合邏輯電路
3.1 概述
3.2 基于門電路的組合邏輯電路的分析與設計
3.2.1 基于門電路的組合邏輯電路的分析
3.2.2 基于門電路的組合邏輯電路的設計
3.3 常用集成中規模組合邏輯電路
3.3.1 編碼器
3.3.2 譯碼器
3.3.3 數據選擇器
3.3.4 數值比較器
3.3.5 加法器
3.4 中規模組合邏輯電路的應用
3.4.1 譯碼器的應用
3.4.2 數據選擇器的應用
3.4.3 全加器的應用
3.5 競爭-冒險
3.5.1 競爭-冒險的基本概念
3.5.2 競爭-冒險的判斷方法
3.5.3 競爭-冒險的消除方法
3.6 組合邏輯電路的VHDL描述
3.6.1 編碼器的VHDL描述
3.6.2 譯碼器的VHDL描述
3.6.3 4選1數據選擇器的VHDL描述
本章小結
自測題
習題3
第4章 觸發器
4.1 概述
4.2 基本RS觸發器
4.2.1 與非門組成的基本RS觸發器
4.2.2 或非門組成的基本RS觸發器
4.2.3 應用舉例
4.3 同步觸發器
4.3.1 同步RS觸發器
4.3.2 同步D觸發器
4.3.3 同步觸發器的空翻現象
4.4 主從觸發器
4.4.1 主從RS觸發器
4.4.2 主從JK觸發器
4.4.3 其他主從結構的觸發器
4.5 邊沿觸發器
4.5.1 維持-阻塞邊沿D觸發器
4.5.2 用CMOS傳輸門組成的邊沿D觸發器
4.5.3 利用傳輸延遲時間的邊沿JK觸發器
4.6 觸發器的電路結構和邏輯功能的關系
4.7 集成觸發器簡介及其應用舉例
4.8 觸發器的VHDL描述
本章小結
自測題
習題4
第5章 時序邏輯電路
5.1 概述
5.2 時序邏輯電路的分析
5.2.1 分析時序邏輯電路的一般步驟
5.2.2 寄存器和移位寄存器
5.2.3 計數器
5.3 時序邏輯電路的設計
5.4 中規模集成時序邏輯電路及其應用
5.4.1 集成計數器的應用
5.4.2 寄存器的應用
5.5 順序脈沖發生器和序列信號發生器
5.5.1 順序脈沖發生器
5.5.2 序列信號發生器
5.6 利用VHDL硬件描述語言的時序邏輯電路設計
5.6.1 VHDL中的狀態描述
5.6.2 一般時序邏輯電路的VHDL描述舉例
5.6.3 狀態機及其VHDL描述
本章小結
自測題
習題5
第6章 脈沖信號的產生與整形
6.1 概述
6.2 施密特觸發器
6.2.1 門電路構成的施密特觸發器
6.2.2 集成施密特觸發器
6.2.3 用555定時器構成的施密特觸發器
6.2.4 施密特觸發器的應用
6.3 單穩態觸發器
6.3.1 門電路構成的單穩態觸發器
6.3.2 集成單穩態觸發器
6.3.3 用555定時器構成的單穩態觸發器
6.3.4 單穩態觸發器的應用
6.4 多諧振蕩器
6.4.1 用門電路組成的多諧振蕩器
6.4.2 石英晶體組成的多諧振蕩器
6.4.3 由555定時器構成的多諧振蕩器
6.4.4 多諧振蕩器的應用——燃氣灶熄火聲光報警電路
本章小結
自測題
習題6
第7章 半導體存儲器
7.1 概述
7.1.1 半導體存儲器的特點
7.1.2 半導體存儲器的分類
7.1.3 半導體存儲器的主要技術指標
7.1.4 半導體存儲器的相關概念
7.2 只讀存儲器ROM
7.2.1 固定ROM
7.2.2 可編程ROM
7.2.3 可擦除可編程ROM
7.2.4 ROM芯片應用舉例
7.2.5 常用集成ROM存儲器芯片
7.3 隨機存儲器RAM
7.3.1 RAM的基本結構
7.3.2 SRAM的靜態存儲單元
7.3.3 DRAM的動態存儲單元
7.4 存儲容量的擴展
7.4.1 位擴展
7.4.2 字擴展
7.4.3 字、位同時擴展
7.5 存儲器的VHDL描述
7.5.1 只讀存儲器的VHDL描述
7.5.2 隨機存儲器的VHDL描述
本章小結
自測題
習題7
第8章 可編程邏輯器件
8.1 概述
8.1.1 PLD的基本結構
8.1.2 PLD的分類
8.1.3 PLD的電路表示方法
8.1.4 PLD的性能特點
8.2 可編程陣列邏輯PAL
8.2.1 PAL的基本電路結構
8.2.2 PAL的應用舉例
8.3 通用陣列邏輯器件GAL
8.3.1 GAL的基本電路結構
8.3.2 GAL的輸出邏輯宏單元OLMC的組成結構
8.3.3 GAL的特點
8.4 復雜可編程邏輯器件CPLD
8.4.1 CPLD的基本結構
8.4.2 MAX7000系列的結構和功能
8.4.3 MAX7000系列中的宏單元
8.4.4 邏輯陣列塊
8.4.5 MAX7000系列的其他組成部分
8.4.6 CPLD的特性
8.5 現場可編程門陣列器件FPGA
8.5.1 FPGA的基本結構
8.5.2 查找表的原理與結構
8.5.3 FLEX 10K系列的基本結構
8.5.4 FPGA的特點
8.5.5 FPGA與CPLD在功能和性能上的主要差別
8.6 基于可編程邏輯器件的數字系統設計
8.6.1 基于可編程邏輯器件的數字系統設計流程
8.6.2 設計舉例
本章小結
自測題
習題8
第9章 模數與數模轉換器
9.1 數模D/A轉換器
9.1.1 D/A轉換器的轉換特性及其主要技術指標
9.1.2 D/A轉換器的工作原理
9.1.3 集成D/A轉換器及其應用
9.2 模數A/D轉換器
9.2.1 A/D轉換器的基本原理及分類
9.2.2 并行比較型A/D轉換器
9.2.3 逐次逼近型A/D轉換器
9.2.4 雙積分型A/D轉換器
9.2.5 A/D轉換器的主要技術指標
9.2.6 集成A/D轉換器及其應用
本章小結
自測題
習題9
參考文獻
新書資訊