本書根據(jù)理實(shí)一體化教學(xué)的需要，以項(xiàng)目導(dǎo)向、任務(wù)驅(qū)動為主線，采取項(xiàng)目式的教學(xué)方法來編寫，將EDA技術(shù)分為五個訓(xùn)練項(xiàng)目，內(nèi)容包括：數(shù)字系統(tǒng)設(shè)計(jì)與開發(fā)環(huán)境、VHDL語言設(shè)計(jì)基礎(chǔ)、組合邏輯電路設(shè)計(jì)、時序邏輯電路設(shè)計(jì)、EDA技術(shù)綜合實(shí)踐。本書實(shí)用性強(qiáng)，可作為高職高專電子信息類、電氣類、自動化類等電類專業(yè)的教材，對從事相應(yīng)工作的工程技術(shù)人員也具有參考價值。
暫時沒有內(nèi)容
項(xiàng)目1 數(shù)字系統(tǒng)設(shè)計(jì)與開發(fā)環(huán)境
任務(wù)1.1 EDA技術(shù)綜述
1.1.1 認(rèn)識EDA技術(shù)
1.1.2 MAX plusⅡ軟件的功能及支持的器件
1.1.3 MAX plusⅡ軟件的安裝與注冊
任務(wù)1.2 EDA設(shè)計(jì)指南
1.2.1 MAX plusⅡ的設(shè)計(jì)流程
1.2.2 QuartusII的設(shè)計(jì)流程
任務(wù)1.3 可編程邏輯器件綜述
1.3.1 可編程邏輯器件的發(fā)展
1.3.2 可編程邏輯器件基礎(chǔ)
1.3.3 可編程邏輯器件的分類
任務(wù)1.4 CPLD/FPGA器件知識
1.4.1 CPLD的基本結(jié)構(gòu)
1.4.2 FPGA的基本結(jié)構(gòu) 項(xiàng)目1 數(shù)字系統(tǒng)設(shè)計(jì)與開發(fā)環(huán)境
任務(wù)1.1 EDA技術(shù)綜述
1.1.1 認(rèn)識EDA技術(shù)
1.1.2 MAX plusⅡ軟件的功能及支持的器件
1.1.3 MAX plusⅡ軟件的安裝與注冊
任務(wù)1.2 EDA設(shè)計(jì)指南
1.2.1 MAX plusⅡ的設(shè)計(jì)流程
1.2.2 QuartusII的設(shè)計(jì)流程
任務(wù)1.3 可編程邏輯器件綜述
1.3.1 可編程邏輯器件的發(fā)展
1.3.2 可編程邏輯器件基礎(chǔ)
1.3.3 可編程邏輯器件的分類
任務(wù)1.4 CPLD/FPGA器件知識
1.4.1 CPLD的基本結(jié)構(gòu)
1.4.2 FPGA的基本結(jié)構(gòu)
1.4.3 CPLD/FPGA產(chǎn)品概述
1.4.4 FPGA和CPLD的比較
項(xiàng)目2 VHDL語言設(shè)計(jì)基礎(chǔ)
任務(wù)2.1 認(rèn)識VHDL語言
2.1.1 VHDL簡介
2.1.2 VHDL的定義及構(gòu)成
任務(wù)2.2 VHDL的描述結(jié)構(gòu)
2.2.1 實(shí)體（Entity）
2.2.2 結(jié)構(gòu)體（Architecture）
2.2.3 程序包（Package）與USE語句
2.2.4 庫（Library）
2.2.5 配置（Configuration）
2.2.6 標(biāo)識符
2.2.7 保留字
任務(wù)2.3 VHDL的數(shù)據(jù)對象
2.3.1 信號
2.3.2 變量
2.3.3 常量
任務(wù)2.4 VHDL的數(shù)據(jù)類型
任務(wù)2.5 VHDL的運(yùn)算符
2.5.1 邏輯運(yùn)算符
2.5.2 算術(shù)運(yùn)算符
2.5.3 關(guān)系運(yùn)算符
2.5.4 符號運(yùn)算符
2.5.5 移位運(yùn)算符
2.5.6 操作符的運(yùn)算優(yōu)先級
任務(wù)2.6 順序描述語句
任務(wù)2.7 變量賦值語句和信號賦值語句
2.7.1 if語句
2.7.2 case語句
2.7.3 loop語句
2.7.4 next和exit跳出循環(huán)語句
2.7.5 null語句
2.7.6 wait語句
2.7.7 assert語句
2.7.8 子程序調(diào)用語句
2.7.9 return語句
任務(wù)2.8 并行描述語句
2.8.1 并行信號賦值語句
2.8.2 進(jìn)程語句
2.8.3 元件例化語句
2.8.4 生成語句
2.8.5 塊語句
任務(wù)2.9 子程序
2.9.1 過程
2.9.2 函數(shù)
項(xiàng)目3 組合邏輯電路設(shè)計(jì)
任務(wù)3.1 邏輯門電路的VHDL設(shè)計(jì)
3.1.1 二輸入與非門電路
3.1.2 二輸入或非門電路
3.1.3 反相器電路
3.1.4 二輸入異或門電路
3.1.5 二輸入同或門電路
任務(wù)3.2 運(yùn)算電路設(shè)計(jì)
3.2.1 半加器的設(shè)計(jì)
3.2.2 全加器的設(shè)計(jì)
3.2.3 乘法器的設(shè)計(jì)
任務(wù)3.3 編碼器的設(shè)計(jì)
3.3.1 編碼器工作原理分析
3.3.2 8線-3線編碼器的VHDL描述
3.3.3 8線-3線優(yōu)先編碼器的設(shè)計(jì)
任務(wù)3.4 譯碼器的設(shè)計(jì)
3.4.1 譯碼器工作原理分析
3.4.2 3線-8線譯碼器的VHDL設(shè)計(jì)
任務(wù)3.5 數(shù)據(jù)選擇器的設(shè)計(jì)
3.5.1 數(shù)據(jù)選擇器工作原理
3.5.2 數(shù)據(jù)選擇器的VHDL設(shè)計(jì)
任務(wù)3.6 數(shù)值比較器的設(shè)計(jì)
3.6.1 數(shù)值比較器工作原理
3.6.2 數(shù)值比較器的VHDL設(shè)計(jì)
任務(wù)3.7 三態(tài)門與雙向緩沖電路設(shè)計(jì)
3.7.1 三態(tài)門的設(shè)計(jì)
3.7.2 雙向緩沖器電路設(shè)計(jì)
任務(wù)3.8 七段LED數(shù)碼管掃描顯示電路設(shè)計(jì)
3.8.1 LED數(shù)碼管及其顯示電路
3.3.2 靜態(tài)LED數(shù)碼管顯示電路設(shè)計(jì)
3.3.3 動態(tài)LED數(shù)碼管顯示電路設(shè)計(jì)
項(xiàng)目4 時序邏輯電路設(shè)計(jì)
任務(wù)4.1 D觸發(fā)器的設(shè)計(jì)
4.1.1 時鐘信號的描述
4.1.2 復(fù)位信號的描述
4.1.3 簡單D觸發(fā)器設(shè)計(jì)
4.1.4 異步復(fù)位/同步復(fù)位D觸發(fā)器的設(shè)計(jì)
任務(wù)4.2 寄存器和移位寄存器的設(shè)計(jì)
4.2.1 寄存器的設(shè)計(jì)
4.2.2 串入/串出移位寄存器的設(shè)計(jì)
4.2.3 串入/并出移位寄存器的設(shè)計(jì)
任務(wù)4.3 計(jì)數(shù)器及其設(shè)計(jì)方法
4.3.1 計(jì)數(shù)器基本概念
4.3.2 同步計(jì)數(shù)器的設(shè)計(jì)
4.3.3 異步計(jì)數(shù)器的設(shè)計(jì)
4.3.4 可逆計(jì)數(shù)器的設(shè)計(jì)
任務(wù)4.4 分頻器的設(shè)計(jì)
4.4.1 分頻器及其設(shè)計(jì)方法
4.4.2 偶數(shù)分頻電路設(shè)計(jì)
4.4.3 奇數(shù)分頻電路設(shè)計(jì)
任務(wù)4.5 有限狀態(tài)機(jī)的設(shè)計(jì)
4.5.1 狀態(tài)機(jī)的基本結(jié)構(gòu)和功能
4.5.2 一般有限狀態(tài)機(jī)的設(shè)計(jì)
4.5.3 Moore型狀態(tài)機(jī)的設(shè)計(jì)
4.5.4 Mealy型狀態(tài)機(jī)的設(shè)計(jì)
任務(wù)4.6 存儲器設(shè)計(jì)
4.6.1 只讀存儲器（ROM）的設(shè)計(jì)
4.6.2 讀寫存儲器（SRAM）的設(shè)計(jì)
項(xiàng)目5 EDA技術(shù)綜合實(shí)踐
任務(wù)5.1 數(shù)字頻率計(jì)的設(shè)計(jì)
5.1.1 設(shè)計(jì)要求與方案
5.1.2 模塊設(shè)計(jì)及仿真
5.1.3 VHDL一體化程序設(shè)計(jì)
任務(wù)5.2 數(shù)字鐘電路設(shè)計(jì)
5.2.1 設(shè)計(jì)要求與方案
5.2.2 模塊設(shè)計(jì)及仿真
任務(wù)5.3 搶答器的設(shè)計(jì)
5.3.1 設(shè)計(jì)要求與方案
5.3.2 模塊設(shè)計(jì)及仿真
任務(wù)5.4 交通燈控制器的設(shè)計(jì)
5.4.1 設(shè)計(jì)要求與方案
5.4.2 模塊設(shè)計(jì)及仿真
任務(wù)5.5 多功能信號發(fā)生器的設(shè)計(jì)
5.5.1 設(shè)計(jì)要求與方案
5.5.2 模塊設(shè)計(jì)及仿真
附錄
附錄A MAX plusⅡ在Windows 2000上的安裝設(shè)置
附錄B 常用FPGA/CPLD引腳圖
參考答案
參考文獻(xiàn)
新書資訊