全書共10章，包括數制與編碼、邏輯代數與Verilog HDL基礎、門電路、組合邏輯電路、觸發器、時序邏輯電路、脈沖單元電路、存儲器、數模與模數轉換和可編程邏輯器件，各章后附有思考題和習題。使學生既學會了數字邏輯電路的基礎知識，又掌握了新的設計技術。
江國強，男，桂林電子科技大學教授，長期從事“數字邏輯電路”、“微機原理”、“EDA技術與應用”、“SOPC技術與應用”等課程的研究生和本科生的教學。2007年榮獲美國ALTERA公司的“FPGA終身教學成就獎”.
第1章 數制與編碼 （1）
1．1 概述 （1）
1．1．1 模擬電子技術和數字電子
技術 （1）
1．1．2 脈沖信號和數字信號 （1）
1．1．3 數字電路的特點 （2）
1．2 數制及其轉換 （2）
1．3 編碼 （5）
1．3．1 二?十進制編碼 （5）
1．3．2 字符編碼 （6）
本章小結 （7）
思考題和習題 （7）
第2章 邏輯代數和硬件描述語言
基礎 （9）
2．1 邏輯代數基本概念 （9）
2．1．1 邏輯常量和邏輯變量 （9）
2．1．2 基本邏輯和復合邏輯 （9）
2．1．3 邏輯函數的表示方法 （13）
2．1．4 邏輯函數的相等 （15）
2．2 邏輯代數的運算法則 （16）
2．2．1 邏輯代數的基本公式 （16）
2．2．2 邏輯代數的基本定理 （16）
2．2．3 邏輯代數的常用公式 （17）
2．2．4 異或運算公式 （19）
2．3 邏輯函數的表達式 （19）
2．3．1 邏輯函數常用表達式 （19）
2．3．2 邏輯函數的標準表達式 （20）
2．4 邏輯函數的簡化法 （22）
2．4．1 邏輯函數簡化的意義 （22）
2．4．2 邏輯函數的公式簡化法 （23）
2．4．3 邏輯函數的卡諾圖
簡化法 （24）
2．5 Verilog HDL基礎 （28）
2．5．1 Verilog HDL設計模塊的
基本結構 （29）
2．5．2 Verilog HDL的詞法 （30）
2．5．3 Verilog HDL的語句 （36）
2．5．4 不同抽象級別的
Verilog HDL模型 （42）
本章小結 （43）
思考題和習題 （43）
第3章 門電路 （45）
3．1 概述 （45）
3．2 晶體二極管和三極管的
開關特性 （46）
3．2．1 晶體二極管的開關特性 （46）
3．2．2 晶體三極管的開關特性 （50）
3．3 分立元件門 （54）
3．3．1 二極管與門 （54）
3．3．2 二極管或門 （55）
3．3．3 三極管非門 （56）
3．3．4 復合邏輯門 （56）
3．3．5 正邏輯和負邏輯 （58）
3．4 TTL集成門 （58）
3．4．1 TTL集成與非門 （59）
3．4．2 TTL與非門的外部特性 （60）
3．4．3 TTL與非門的主要參數 （64）
3．4．4 TTL與非門的改進電路 （65）
3．4．5 TTL其他類型的集成
電路 （66）
3．4．6 TTL集成電路多余輸入端
的處理 （68）
3．4．7 TTL電路的系列產品 （69）
3．5 其他類型的雙極型集成
電路 （69）
3．5．1 ECL電路 （69）
3．5．2 I2L電路 （70）
3．6 MOS集成門 （70）
3．6．1 MOS管 （70）
3．6．2 MOS反相器 （72）
3．6．3 MOS門 （74）
3．6．4 CMOS門的外部特性 （77）
3．7 基于Verilog HDL的門電路
設計 （78）
3．7．1 用assign語句建模方法
實現門電路的描述 （79）
3．7．2 用門級元件例化建模方式
來描述門電路 （80）
本章小結 （81）
思考題和習題 （81）
第4章 組合邏輯電路 （85）
4．1 概述 （85）
4．1．1 組合邏輯電路的結構和
特點 （85）
4．1．2 組合邏輯電路的分析
方法 （85）
4．1．3 組合邏輯電路的設計
方法 （86）
4．2 若干常用的組合邏輯電路 （90）
4．2．1 算術運算電路 （90）
4．2．2 編碼器 （92）
4．2．3 譯碼器 （94）
4．2．4 數據選擇器 （98）
4．2．5 數值比較器 （100）
4．2．6 奇偶校驗器 （102）
4．3 組合邏輯電路設計 （104）
4．3．1 采用中規模集成部件
實現組合邏輯電路 （104）
4．3．2 基于Verilog HDL的組合
邏輯電路的設計 （108）
4．4 組合邏輯電路的競爭-冒險
現象 （118）
本章小結 （120）
思考題和習題 （121）
第5章 觸發器 （124）
5．1 概述 （124）
5．2 基本RS觸發器 （124）
5．2．1 由與非門構成的基本
RS觸發器 （125）
5．2．2 由或非門構成的基本
RS觸發器 （127）
5．3 鐘控觸發器 （128）
5．4 集成觸發器 （132）
5．4．1 主從JK觸發器 （132）
5．4．2 邊沿JK觸發器 （134）
5．4．3 維持-阻塞結構集成
觸發器 （135）
5．5 觸發器之間的轉換 （136）
5．6 基于Verilog HDL的觸發器
設計 （138）
5．6．1 基本RS觸發器的設計 （138）
5．6．2 D鎖存器的設計 （139）
5．6．3 D觸發器的設計 （140）
5．6．4 JK觸發器的設計 （141）
本章小結 （142）
思考題和習題 （142）
第6章 時序邏輯電路 （145）
6．1 概述 （145）
6．2 寄存器和移位寄存器 （148）
6．2．1 寄存器 （148）
6．2．2 移位寄存器 （148）
6．2．3 集成移位寄存器 （150）
6．3 計數器 （152）
6．3．1 同步計數器的分析 （152）
6．3．2 異步計數器的分析 （155）
6．3．3 集成計數器 （159）
6．4 時序邏輯電路的設計 （162）
6．4．1 同步計數器的設計 （163）
6．4．2 異步計數器的設計 （166）
6．4．3 移存型計數器的設計 （169）
6．4．4 一般同步時序邏輯電路的
設計 （172）
6．5 基于Verilog HDL的時序
邏輯電路的設計 （174）
6．5．1 數碼寄存器的設計 （174）
6．5．2 移位寄存器的設計 （176）
6．5．3 計數器的設計 （177）
6．5．4 順序脈沖發生器的設計 （181）
6．5．5 序列信號發生器的設計 （182）
6．5．6 序列信號檢測器的設計 （184）
本章小結 （184）
思考題和習題 （185）
第7章 脈沖單元電路 （188）
7．1 概述 （188）
7．1．1 脈沖單元電路的分類、
結構和波形參數 （188）
7．1．2 脈沖波形參數的分析
方法 （189）
7．1．3 555定時器 （189）
7．2 施密特觸發器 （191）
7．2．1 用555定時器構成施密
特觸發器 （191）
7．2．2 集成施密特觸發器 （193）
7．3 單穩態觸發器 （194）
7．3．1 用555定時器構成單穩態
觸發器 （194）
7．3．2 集成單穩態觸發器 （195）
7．4 多諧振蕩器 （198）
7．4．1 用555定時器構成多諧
振蕩器 （198）
7．4．2 用門電路構成多諧
振蕩器 （200）
7．4．3 石英晶體振蕩器 （201）
7．4．4 用施密特電路構成多諧
振蕩器 （201）
本章小結 （202）
思考題和習題 （202）
第8章 數/模和模/數轉換 （204）
8．1 概述 （204）
8．2 數/模（D/A）轉換 （205）
8．2．1 D/A轉換器的結構 （205）
8．2．2 D/A轉換器的主要技術
指標 （209）
8．2．3 集成D/A轉換器 （210）
8．3 模/數（A/D）轉換 （211）
8．3．1 A/D轉換器的基本原理 （212）
8．3．2 A/D轉換器的類型 （214）
8．3．3 A/D轉換器的主要技術
指標 （218）
8．3．4 集成A/D轉換器 （219）
本章小結 （220）
思考題和習題 （221）
第9章 半導體存儲器 （222）
9．1 概述 （222）
9．1．1 半導體存儲器的結構 （222）
9．1．2 半導體存儲器的分類 （223）
9．2 隨機存儲器 （223）
9．2．1 靜態隨機存儲器
（SRAM） （223）
9．2．2 動態隨機存儲器
（DRAM） （224）
9．2．3 隨機存儲器的典型芯片 （225）
9．2．4 隨機存儲器的擴展 （226）
9．3 只讀存儲器 （228）
9．3．1 固定ROM （228）
9．3．2 可編程只讀存儲器 （229）
9．3．3 可擦除可編程只讀
存儲器 （229）
9．3．4 ROM的應用 （230）
9．3．5 可編程邏輯陣列PLA （231）
9．4 基于Verilog HDL的存儲器
設計 （232）
9．4．1 RAM設計 （232）
9．4．2 ROM的設計 （234）
本章小結 （235）
思考題和習題 （236）
第10章 可編程邏輯器件 （237）
10．1 PLD的基本原理 （237）
10．1．1 PLD的分類 （237）
10．1．2 陣列型PLD （239）
10．1．3 現場可編程門陣列
（FPGA） （243）
10．1．4 基于查找表（LUT）
的結構 （245）
10．2 PLD的設計技術 （247）
10．2．1 PLD的設計方法 （248）
10．2．2 PLD的設計流程 （248）
10．2．3 在系統可編程技術 （251）
10．2．4 邊界掃描技術 （253）
10．3 PLD的編程與配置 （254）
10．3．1 CPLD的ISP方式編程 （255）
10．3．2 使用PC的并口配置
FPGA （256）
本章小結 （256）
思考題和習題 （257）
附錄A 國產半導體集成電路型號
命名法（GB3430―82） （258）
參考文獻
新書資訊