本書從集成電路測試出發，全面、系統地介紹了硬件安全與可信領域的相關知識。從結構上看，本書由18章構成，每章針對一個具體的研究領域進行介紹；從內容上看，涵蓋了數字水印、邊信道攻防、物理不可克隆函數、硬件木馬、加密算法和可信設計技術等眾多熱門的研究方向；從研究對象上看，覆蓋了FPGA、RFID、IP核和存儲器等多種器件。每章末都提供了大量參考文獻，可為讀者進一步了解該領域提供幫助。
Mohammad Tehranipoor IEEE高級會員，IEEE硬件安全與可信會議（HOST）創始人。現為美國佛羅里達大學電子與計算機工程教授，安全與可靠系統實驗室主任。獲得2012年IEEE計算機領域杰出貢獻者稱號，及Intel授予的Charles E. Young優秀科學家稱號。Tehranipoor教授長期從事硬件安全與可信、IC檢測與預防和可靠可測VLSI設計等領域的研究，擔任IEEE Design and Test of Computers， Journal of Low Power Electronics 和ACM Transactions for Design Automation of Electronic Systems 等雜志的副主編。在該領域，Tehranipoor教授已經發表論文300余篇，受邀參加相關會議150余次，獲得12次最佳論文提名獎，出版圖書17本。
Mohammad Tehranipoor IEEE高級會員，IEEE硬件安全與可信會議（HOST）創始人。現為美國佛羅里達大學電子與計算機工程教授，安全與可靠系統實驗室主任。獲得2012年IEEE計算機領域杰出貢獻者稱號，及Intel授予的Charles E. Young優秀科學家稱號。Tehranipoor教授長期從事硬件安全與可信、IC檢測與預防和可靠可測VLSI設計等領域的研究，擔任IEEE Design and Test of Computers， Journal of Low Power Electronics 和ACM Transactions for Design Automation of Electronic Systems 等雜志的副主編。在該領域，Tehranipoor教授已經發表論文300余篇，受邀參加相關會議150余次，獲得12次最佳論文提名獎，出版圖書17本。
目錄
第1章超大規模集成電路測試背景
1.1引言
1.2測試成本和產品質量
1.2.1測試成本
1.2.2缺陷、成品率和缺陷等級
1.3測試生成
1.3.1結構測試與功能測試的對比
1.3.2故障模型
1.3.3可測性：可控性和可觀察性
1.3.4自動測試模式生成（ATPG）
1.4結構化的可測性設計技術概述
1.4.1可測性設計
1.4.2掃描設計：掃描單元、掃描鏈及掃描測試壓縮
1.4.3部分掃描設計
1.4.4邊界掃描
1.4.5BIST法
1.5全速延遲測試
1.5.1為什么采用全速延遲測試
1.5.2全速測試基礎：發射捕獲和發射偏移
1.5.3全速延遲測試的挑戰
參考文獻
第2章哈希函數的硬件實現
2.1加密哈希函數概述
2.1.1構建哈希函數
2.1.2哈希函數的應用
2.2哈希函數的硬件實現
2.2.1MD5
2.2.2SHA2
2.2.3面積優化
2.3SHA3的候選對象
2.3.1Keccak算法
2.3.2BLAKE算法
2.3.3Grstl算法
2.3.4Skein算法
2.3.5JH算法
2.3.6算法性能
參考文獻
第3章RSA算法的實現與安全性
3.1引言
3.2算法的描述與分析
3.3硬件實現簡介
3.4安全性分析
3.5結論
參考文獻
第4章基于物理上不可克隆和無序的安全性
4.1引言
4.2獨特對象
4.2.1獨特對象的歷史和實例
4.2.2獨特對象的協議及應用
4.2.3安全性
4.3弱物理不可克隆函數
4.3.1歷史與實現的實例
4.3.2協議、應用與安全
4.4強物理不可克隆函數
4.4.1強PUF的歷史及舉例
4.4.2協議、應用及安全
4.5受控的PUF
4.5.1受控的PUF特性
4.5.2歷史和實現
4.5.3協議、應用與安全
4.6新興的PUF
4.6.1保密模型PUF
4.6.2定時認證
4.6.3具有公共模型的PUF
4.6.4量子讀取的PUF
4.6.5具有超高信息量的PUF
4.7未來的研究課題
4.7.1公共PUF的公開性問題
4.7.2高效的硬件實現：開銷與安全
4.7.3錯誤校正與可實現性
4.7.4IC計量及偽造檢測
4.7.5攻擊和漏洞分析
4.7.6形式化驗證與安全性證明
4.7.7新的協議及應用
4.8結論
參考文獻
第5章硬件計量綜述
5.1引言
5.2分類與模型
5.3被動式芯片計量
5.3.1非功能識別的被動計量
5.3.2被動式功能性計量
5.4主動式芯片計量
5.4.1內部的主動式芯片計量
5.4.2外部的主動式芯片計量
5.5結論
參考文獻
第6章利用數字水印保護硬件IP
6.1引言
6.1.1設計復用和IP設計
6.1.2什么是IP設計
6.1.3為什么要保護IP設計
6.1.4哪些行為可以保護IP安全
6.2利用基于約束的水印技術保護IP設計
6.2.1例子：最簡布爾表達式的水印
6.2.2基于約束的水印的背景與要求
6.3帶無關項的水印
6.4通過復制模塊向HDL源碼添加水印
6.4.1例子：4比特模式檢測器
6.4.2狀態轉換圖的Verilog實現
6.4.3通過復制模塊向Verilog代碼添加水印
6.4.4通過模塊分割嵌入水印
6.4.5水印技術的性能評估
6.5結論
參考文獻
第7章物理攻擊與防篡改
7.1攻擊場景
7.2防篡改等級
7.3攻擊類別
7.3.1非入侵式攻擊
7.3.2入侵式攻擊
7.3.3半入侵式攻擊
7.4用非入侵式攻擊威脅安全性
7.4.1邊信道攻擊
7.5入侵式攻擊對安全的威脅
7.5.1剝層分析
7.5.2逆向工程
7.5.3微探針
7.6半入侵式攻擊對安全的威脅
7.6.1紫外線攻擊
7.6.2先進的成像技術
7.6.3光故障注入
7.6.4光學邊信道分析
7.6.5基于光學增強的定位功率分析
7.7物理攻擊對策
7.8結論
參考文獻
第8章邊信道攻擊與對策
8.1引言
8.2邊信道
8.2.1功耗
8.2.2電磁
8.2.3光學
8.2.4時序及延遲
8.2.5聲學
8.3利用邊信道信息的攻擊
8.4對策
8.4.1隱藏
8.4.2掩碼/盲化
8.4.3模塊劃分
8.4.4物理安全與防篡改
8.5結論
參考文獻
第9章FPGA中的可信設計
9.1引言
9.2FPGA的綜合流程及其脆弱性
9.2.1脆弱性
9.3基于FPGA的應用密碼學
9.3.1脆弱性
9.4FPGA硬件安全基礎
9.4.1物理不可克隆函數
9.4.2真隨機數發生器
9.5頂級的FPGA安全性挑戰
9.5.1算法密碼安全
9.5.2基于硬件的密碼學：原語和協議
9.5.3集成電路與工具的數字權限管理
9.5.4可信工具
9.5.5可信IP
9.5.6抵御逆向工程
9.5.7木馬檢測與診斷
9.5.8零知識和不經意傳輸
9.5.9自我可信的綜合
9.5.10新的FPGA架構和技術
9.5.11基于硬件安全的FPGA工具
9.5.12邊信道
9.5.13理論基礎
9.5.14物理和社會的安全應用
9.5.15恢復技術和長壽使能技術
9.5.16可執行的摘要
9.6總結
參考文獻
第10章嵌入式系統的安全性
10.1引言
10.1.1安全計算模型及風險模型
10.1.2程序數據屬性的保護
10.1.3嵌入式系統安全處理的軟硬件方法
10.2針對高效動態信息流跟蹤的安全頁面分配
10.2.1相關工作
10.2.2我們的PIFT方法
10.2.3安全分析和攻擊檢測
10.2.4實驗結果
10.2.5總結
10.3利用預測架構驗證運行的程序
10.3.1預備知識
10.3.2控制流傳輸和執行路徑驗證的推測架構
10.3.3實驗結果與安全性分析
10.3.4總結
參考文獻
第11章嵌入式微控制器的邊信道攻擊和對策
11.1引言
11.2嵌入式微控制器的邊信道泄漏
11.3對微控制器的邊信道攻擊
11.3.1邊信道分析
11.3.2PowerPC實現高級加密標準（AES）
11.3.3邊信道分析：功率模型的選擇
11.3.4邊信道分析：實用的假設檢驗
11.3.5邊信道分析：攻擊結果
11.4微控制器的邊信道對策
11.4.1隱藏對策的電路級實現
11.4.2VSC：將DRP移植到軟件中
11.4.3VSC的實現
11.4.4將AES映射到VSC上
11.4.5實驗結果
11.5總結
參考文獻
第12章射頻識別（RFID）標簽的安全性
12.1引言
12.1.1RFID的歷史
12.1.2物聯網
12.1.3RFID的應用
12.1.4射頻識別參考模型
12.1.5射頻識別標簽的種類
12.1.6射頻識別對社會和個人的影響
12.2對無源射頻識別標簽安全的攻擊
12.2.1偽裝攻擊
12.2.2信息泄漏攻擊
12.2.3拒絕服務攻擊
12.2.4物理操作攻擊
12.3射頻識別標簽的保護機制
12.3.1偽裝攻擊
12.3.2信息泄漏攻擊
12.3.3拒絕服務攻擊
12.3.4物理操作攻擊
12.4用于防偽的RFID標簽指紋
12.4.1指紋電子設備的背景
12.4.2標簽的最小功率響應
12.4.3標簽頻率響應和瞬態響應
12.4.4標簽時間響應
參考文獻
第13章內存完整性保護
13.1引言
13.1.1問題的定義
13.2簡單的解決方案：采用消息驗證碼
13.2.1程序代碼的完整性
13.3瓶頸與限制
13.3.1回放攻擊
13.3.2可信根
13.4模塊構建
13.4.1Merkle樹
13.4.2哈希函數
13.4.3Merkle樹以外的方案
13.5已有的方案
13.5.1基于GCM的驗證方案
13.5.2自適應樹對數方案
13.5.3基于UMAC的Merkle樹方案
13.6內存完整性保護的推廣
參考文獻
第14章硬件木馬分類
14.1引言
14.2硬件木馬
14.3木馬分類
14.3.1按插入階段分類
14.3.2按抽象的層次分類
14.3.3按激活機制分類
14.3.4按影響分類
14.3.5按位置分類
14.4硬件木馬案例
14.4.1基于邊信道的惡意片外泄漏木馬（MOLES）
14.4.2通過RS232泄漏密鑰的木馬
14.4.3綜合工具木馬
14.4.4通過溫度邊信道泄漏密鑰的木馬
14.4.5拒絕服務（DoS）木馬
14.4.6通過VGA顯示器泄漏信息的木馬
14.5總結
參考文獻
第15章硬件木馬檢測
15.1引言
15.2芯片的硬件木馬檢測
15.2.1木馬檢測方法的分類
15.2.2木馬檢測所面臨的挑戰
15.2.3測試和驗證方法
15.2.4實時監測法
15.2.5木馬檢測方法的比較
15.3IP硬核的可信度驗證
15.4總結
參考文獻
第16章硬件可信度設計
16.1概述
16.2基于延遲的方案
16.2.1影子寄存器
16.2.2環形振蕩器
16.3罕見事件的刪除
16.4木馬測試設計
16.4.1步驟Ⅰ：代碼評估
16.4.2步驟Ⅱ：敏感路徑的選擇
16.4.3步驟Ⅲ：插入探測點
16.5帶校驗的硬件
16.6總結
參考文獻
第17章安全和測試
17.1引言
17.1.1測試接口的發展
17.1.2示例：測試一個2比特狀態機
17.1.3故障測試與木馬檢測的比較
17.1.4VLSI測試：目標和指標
17.1.5可測性和安全性之間的沖突
17.2基于掃描的測試
17.2.1基于掃描的攻擊
17.2.2掃描攻擊的對策
17.3BIST
17.4JTAG
17.4.1JTAG劫持
17.4.2JTAG防御
17.5片上系統測試結構
17.5.1劫持SoC測試
17.5.2SoC測試的保護措施
17.6測試安全的新興領域
17.6.1汽車的OBDII
17.6.2醫療植入設備的接口安全
17.7總結和展望
參考文獻
第18章保護IP核免受掃描邊信道攻擊
18.1引言
18.1.1前期的工作
18.2掃描攻擊的分類
18.2.1基于掃描的可觀測性攻擊
18.2.2基于掃描的可控性/可觀測性攻擊
18.3低成本安全掃描
18.3.1LCSS測試流程
18.4自動的LCSS插入流程
18.4.1低成本安全掃描插入流程
18.5分析及結論
18.5.1開銷
18.5.2對安全性和可測試性的影響
18.6總結
參考文獻
新書資訊