本書主要內容涉及多核處理器設計優(yōu)化的三個方面：低功耗、高可靠和易測試；從處理器核、片上互連網(wǎng)絡和內存系統(tǒng)三個方面論述多核處理器設計的低功耗和高可靠優(yōu)化方法；從邏輯電路的可測試性體系結構以及存儲器電路的自測試方面論述多核處理器的可測試性設計方法；從新型三維堆疊架構以及異構數(shù)據(jù)中心系統(tǒng)層面論述多核處理器的能效提升方法；并以中國科學院計算技術研究所自主研發(fā)的DPU-M多核處理器為例，介紹相關成果的應用。
ftp://124.17.26.93/curved-toc/9787030671479-curvedToc.pdf
新書資訊