設(shè)計(jì)方法和工藝技術(shù)的革新使得集成電路的復(fù)雜度持續(xù)增加。現(xiàn)代集成電路（IC）的高復(fù)雜度和納米尺度特征極易使其在制造過程中產(chǎn)生缺陷，同時(shí)也會(huì)引發(fā)性能和質(zhì)量問題。本書包含了測試領(lǐng)域的許多常見問題，比如制程偏移、供電噪聲、串?dāng)_、電阻性開路/電橋以及面向制造的設(shè)計(jì)（DfM）相關(guān)的規(guī)則違例等。本書也旨在講述小延遲缺陷（SDD）的測試方法，由于SDD能夠引起電路中的關(guān)鍵路徑和非關(guān)鍵路徑的瞬間時(shí)序失效，對(duì)其的研究和篩選測試方案的提出具有重大的意義。
本書分為4個(gè)部分：第1部分主要介紹了時(shí)序敏感自動(dòng)測試向量生成（ATPG）；第2部分介紹全速測試，并且提出了一種超速測試的測試方法用于檢測SDD；第3部分介紹了一種SDD測試的替代方案，可以在ATPG和基于電路拓?fù)涞慕鉀Q方案之間進(jìn)行折衷；第4部分介紹了SDD的測試標(biāo)準(zhǔn)，以量化的指標(biāo)來評(píng)估SDD覆蓋率。本書內(nèi)容由簡入深，對(duì)SDD測試全面展開，有助于提高讀者的理解和掌握。
本書結(jié)合了高校科研人員、電子設(shè)計(jì)自動(dòng)化（EDA）工具研發(fā)人員以及電路設(shè)計(jì)人員三方視角進(jìn)行編寫，是一部針對(duì)SDD測試進(jìn)行多角度全方位分析的書籍。本書適合從事微電子領(lǐng)域芯片測試相關(guān)專業(yè)的工程師、微電子專業(yè)高校師生和研究人員以及對(duì)芯片測試領(lǐng)域感興趣的讀者閱讀。對(duì)于當(dāng)今工業(yè)設(shè)計(jì)、SDD測試領(lǐng)域的研究挑戰(zhàn)以及當(dāng)今SDD解決方案的發(fā)展方向，本書都可作為一站式參考書。
譯者序
原書前言
關(guān)于主編
作者名單
第1章小延遲缺陷測試的基本原理
1.1簡介
1.2半導(dǎo)體制造中的趨勢和挑戰(zhàn)
1.2.1制程復(fù)雜度
1.2.2工藝參數(shù)變化
1.2.3隨機(jī)性與系統(tǒng)性缺陷
1.2.4功耗和時(shí)序優(yōu)化的含義
1.2.5良率、質(zhì)量和故障覆蓋率的相互作用
1.3已有測試方法與更小幾何尺寸的挑戰(zhàn)
1.3.1連線固定型故障模型
1.3.2橋接型故障模型
1.3.3n檢測
1.3.4過渡故障模型
1.3.5路徑延遲故障模型
1.3.6測試實(shí)現(xiàn)和適應(yīng)性測試
1.4小延遲對(duì)過渡測試的影響
參考文獻(xiàn)
第1部分時(shí)序敏感ATPG
第2章K最長路徑
2.1簡介
2.2組合電路的路徑生成
2.2.1精煉的隱含的假路徑消除
2.3組合電路的實(shí)驗(yàn)結(jié)果
2.4擴(kuò)展成時(shí)序電路的基于掃描的全速測試
2.5掃描電路的路徑生成
2.5.1掃描式觸發(fā)器上的含義
2.5.2非掃描式存儲(chǔ)上的約束
2.5.3最終辯護(hù)
2.6掃描電路的實(shí)驗(yàn)結(jié)果
2.6.1健壯測試
2.6.2與過渡故障測試的對(duì)比
2.7小結(jié)
參考文獻(xiàn)
第3章時(shí)序敏感ATPG
3.1簡介
3.2延遲計(jì)算和質(zhì)量度量
3.2.1延遲計(jì)算
3.2.2延遲測試質(zhì)量度量
3.3確定性測試生成
3.3.1包含時(shí)序信息的測試生成
3.3.2包含時(shí)序信息的故障仿真
3.4測試質(zhì)量和測試成本之間的折衷
3.4.1基于余量裕度的舍棄
3.4.2時(shí)序關(guān)鍵故障
3.5實(shí)驗(yàn)結(jié)果
參考文獻(xiàn)
第2部分超速
第4章篩選小延遲缺陷的超速測試
4.1簡介
4.2設(shè)計(jì)實(shí)現(xiàn)
4.3測試模式延遲分析
4.3.1在功能性速度下的動(dòng)態(tài)電壓降分析
4.3.2針對(duì)超速測試的動(dòng)態(tài)電壓降分析
4.4超速測試技術(shù)敏感的電壓降
4.4.1模式分組
4.4.2性能降低ΔT′Gi的估算
4.5實(shí)驗(yàn)結(jié)果
4.6小結(jié)
4.7致謝
參考文獻(xiàn)
第5章考慮版圖、工藝偏差和串?dāng)_的電路路徑分級(jí)
5.1簡介
5.1.1SDD檢測的商業(yè)方法
5.1.2SDD檢測的學(xué)術(shù)建議
5.2分析因偏差引起的SDD
5.2.1工藝偏差對(duì)路徑延遲的影響
5.2.2串?dāng)_對(duì)路徑延遲的影響
5.3TDF模式評(píng)估與選擇
5.3.1路徑PDF分析
5.3.2模式選擇
5.4實(shí)驗(yàn)結(jié)果與分析
5.4.1模式選擇效率的分析
5.4.2模式集分析
5.4.3長路徑閾值分析
5.4.4CPU運(yùn)行時(shí)間分析
5.5小結(jié)
5.6致謝
參考文獻(xiàn)
第3部分替 代 方 案
第6章基于輸出偏差的SDD測試
6.1簡介
6.2替代方案的必要性
6.3SDD的概率性延遲故障模型以及輸出偏差
6.3.1輸出偏差的方法
6.3.2對(duì)工業(yè)電路的實(shí)用層面以及適用性
6.3.3與基于SSTA的技術(shù)的比較
6.4仿真結(jié)果
6.4.1實(shí)驗(yàn)設(shè)置和標(biāo)準(zhǔn)
6.4.2仿真結(jié)果
6.4.3原始的方法與改進(jìn)后的方法的比較
6.5小結(jié)
6.6致謝
參考文獻(xiàn)
第7章小延遲缺陷的混合/補(bǔ)充測試模式生成方案
7.1簡介
7.2時(shí)序敏感ATPG的故障集
7.3小延遲缺陷模式生成
7.3.1方法1：TDF+補(bǔ)充SDD
7.3.2方法2：補(bǔ)充SDD+補(bǔ)充TDF
7.4實(shí)驗(yàn)結(jié)果
7.5小結(jié)
參考文獻(xiàn)
第8章針對(duì)小延遲缺陷的基于電路拓?fù)涞臏y試模式生成
8.1簡介
8.2基于電路拓?fù)涞墓收线x擇
8.3SDD模式生成
8.4實(shí)驗(yàn)結(jié)果與分析
8.4.1延遲測試覆蓋率
8.4.2唯一長路徑的數(shù)量
8.4.3最長路徑的長度
8.4.4唯一SDD的數(shù)量
8.4.5隨機(jī)故障注入與檢測
8.5小結(jié)
參考文獻(xiàn)
第4部分SDD的測量標(biāo)準(zhǔn)
第9章小延遲缺陷覆蓋率的測量標(biāo)準(zhǔn)
9.1覆蓋率測量標(biāo)準(zhǔn)的作用
9.2現(xiàn)有指標(biāo)的概述
9.2.1延遲測試覆蓋率指標(biāo)
9.2.2統(tǒng)計(jì)型延遲質(zhì)量等級(jí)指標(biāo)
9.3所提出的SDD測試覆蓋率指標(biāo)
9.3.1二次SDD測試覆蓋率指標(biāo)
9.3.2超速測試
9.4實(shí)驗(yàn)結(jié)果
9.4.1對(duì)系統(tǒng)頻率的敏感性
9.4.2對(duì)缺陷分布的敏感性
9.4.3時(shí)序敏感與超速的對(duì)比
9.5小結(jié)
參考文獻(xiàn)
第10章總結(jié)
參考文獻(xiàn)
新書資訊